搜索结果
找到约 28,700 项符合
4路抢答器 的查询结果
VHDL/FPGA/Verilog MAXplus抢答器课程设计做了很久的验证通过
MAXplus抢答器课程设计做了很久的验证通过
VHDL/FPGA/Verilog 四人抢答器的实现
四人抢答器的实现，主持人按键清除按键，按开始键，100秒倒计时答题时间
DSP编程 4路输出均为0--5V,示波器显示波形为三角波.
4路输出均为0--5V,示波器显示波形为三角波.
软件设计/软件工程 < 四人抢答器>>绝对好用的EDA程序！已经通过测试
< 四人抢答器>>绝对好用的EDA程序！已经通过测试
其他 这是一个数电的六选手抢答器的设计报告 内容详细具体 请查收
这是一个数电的六选手抢答器的设计报告
内容详细具体
请查收
嵌入式/单片机编程 数字竞赛抢答器的制作
数字竞赛抢答器的制作，这个是试验报告版本的，有完整的流程图，试验电路连接图，还有原程序 大家有需要的就下巴
单片机开发 8051单片机乘法抢答器： 开机后
8051单片机乘法抢答器：
开机后，按0#键，随机出题，看到题目后从键盘输入答案 答题正确，蜂鸣器响3声 *
继续出下一题,如果不知道答案则按0c键， 提示正确的答案
VHDL/FPGA/Verilog 用VHDL和verilog实现的四人抢答器
用VHDL和verilog实现的四人抢答器
单片机开发 51单片机控制产生4路标准舵机PWM（周期20ms
51单片机控制产生4路标准舵机PWM（周期20ms，脉宽1~2ms,分辨率0.001ms)的代码，含有与PC的通讯功能，通讯严格握手，测试可靠。keil平台开发，包含串口通讯的指令定义和说明
VHDL/FPGA/Verilog 用verilog hdl硬件描述语言实现多人抢答器功能
用verilog hdl硬件描述语言实现多人抢答器功能，有计时，计分，报警等功能。