搜索结果

找到约 56,449 项符合 4位布斯乘法器模块及测试模块 的查询结果

单片机开发 本书介绍IAR公司为MSP430系列单片机配备的C程序设计语言C430。书中叙述了C语言的基本概念、C430的扩展特性及C库函数;对C430的集成开发环境的使用及出错信息作了详尽的说明;并以MSP43

本书介绍IAR公司为MSP430系列单片机配备的C程序设计语言C430。书中叙述了C语言的基本概念、C430的扩展特性及C库函数;对C430的集成开发环境的使用及出错信息作了详尽的说明;并以MSP430F149为例,对各种应用问题及外围模块操作提供了典型的C程序例程,供读者在今后的C430程序设计中参考。 ...
https://www.eeworm.com/dl/648/131249.html
下载: 69
查看: 1218

VHDL/FPGA/Verilog vhdl的几个编程

vhdl的几个编程,4位除法器的设计和原理说明,还有8位CPU设计
https://www.eeworm.com/dl/663/145305.html
下载: 26
查看: 1049

家庭/个人应用 改进及新特性: 1、调整模版编辑时的流程及提示语言 2、新增sitemaps生成功能 3、优化评论页面的显示格式 BUG修正: 1、getarticlelist标签对于现有参数提示错误

改进及新特性: 1、调整模版编辑时的流程及提示语言 2、新增sitemaps生成功能 3、优化评论页面的显示格式 BUG修正: 1、getarticlelist标签对于现有参数提示错误 2、企业版后台文章管理中查看当日文章错误 3、发布文章时对关键字的长度判断错误 4、编辑投票后前台查看及投票均出错 5、编辑“会员列表”及“图片列表”页模版 ...
https://www.eeworm.com/dl/667/145519.html
下载: 171
查看: 1065

串口编程 在通讯中

在通讯中,为了保证行运安全可靠,标准的串行口必须具有许多握手信号和 状态信息。这是因为通兜母鞲黾扑慊鶦PU速度不一样(这会导致“错帧”)以 及发送机发送数据速度比接收机接收速度快(这会导致“过冲”)。为解决这个 问题,我们采用一个简单的握手信号,即发送机每次仅发送半个字节(低4位) 的数据,而另外半个字节 ...
https://www.eeworm.com/dl/624/155730.html
下载: 180
查看: 1026

书籍源码 使用说明: 请将ASPBook文件夹直接复制到硬盘上

使用说明: 请将ASPBook文件夹直接复制到硬盘上,并且不要改变里面的文件夹的路径和名称,然后将IIS的目录设置为ASPBook目录,这样就可以直接在浏览器中访问动态网页文件了,例如:ASPBook\booksite\books1.asp可以通过在浏览器中输入:http://localhost/booksite/books1.asp来访问。相关的具体内容请参看书中相关章节对I ...
https://www.eeworm.com/dl/532/162537.html
下载: 182
查看: 1051

VHDL/FPGA/Verilog matlab下

matlab下,使用dspbuilder实现的复数乘法器模块的源码
https://www.eeworm.com/dl/663/186844.html
下载: 21
查看: 1007

单片机开发 单片机并行I/O口数量总是有限的

单片机并行I/O口数量总是有限的,有时并行口需作其他更重要的用途,一般也不会用数量众多的并行I/O口专门用来驱动显示电路,能否用80C51的串行通信口加上少量I/O及扩展芯片用于显示电路呢?答案是肯定的。 80C51的串行通信口是一个功能强大的通信口,而且是相当好用的通信口,用于显示驱动电路再合适不过了,下面我们就根 ...
https://www.eeworm.com/dl/648/189265.html
下载: 25
查看: 1029

DSP编程 书籍《dspic数字信号控制器C程序开发及应用》的配套程序

书籍《dspic数字信号控制器C程序开发及应用》的配套程序,各个功能模块及FFT例子都有。
https://www.eeworm.com/dl/516/190238.html
下载: 191
查看: 1082

VHDL/FPGA/Verilog 朋友

朋友,我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的,现在就将她的Verilog源码也一并贡献给大家:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟 ...
https://www.eeworm.com/dl/663/190849.html
下载: 175
查看: 1007

VHDL/FPGA/Verilog 数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能

数字钟的主要功能有年月日时分秒的显示输出功能和对日期及时间进行设置的功能,还可以有整点报时等功能。设计数字钟的核心问题是时钟日期的自动转换功能。即自动识别不同月份的天数的控制。据此可以设计一个如图所示结构的数字钟,该数字钟包括校时模块、月份天数处理模块、时分秒计时模块、年月日模块和输出选择模块。在本 ...
https://www.eeworm.com/dl/663/198221.html
下载: 173
查看: 1351