搜索结果
找到约 56,449 项符合
4位布斯乘法器模块及测试模块 的查询结果
VHDL/FPGA/Verilog 32位并行乘法器的测试文件
32位并行乘法器的测试文件，已经经过验证，可以直接使用
数学计算 N的阶乘计算-高精度乘法,每个数据单元存4位,每次计算4位而非一位,比一般一位为单元的高精度算法约快4倍
N的阶乘计算-高精度乘法,每个数据单元存4位,每次计算4位而非一位,比一般一位为单元的高精度算法约快4倍
VHDL/FPGA/Verilog 16位乘法器 16位乘法器 16位乘法器
16位乘法器 16位乘法器 16位乘法器
DSP编程 八位乘法器VHDL语言实现。使用的工具的ISE7.1
八位乘法器VHDL语言实现。使用的工具的ISE7.1，实现八乘八的位相乘。
其他 移位相加8位硬件乘法器电路设计 乘法器是数字系统中的基本逻辑器件
移位相加8位硬件乘法器电路设计
乘法器是数字系统中的基本逻辑器件，在很多应用中都会出现如各种滤波器的设计、矩阵的运算等。本实验设计一个通用的8位乘法器。
单片机开发 4位半的BCD AD转换器的单片机单线接口设计,附源代码和原理图及PCB.
4位半的BCD AD转换器的单片机单线接口设计,附源代码和原理图及PCB.
数据结构 使用加法器树乘法器实现8位乘法运算
使用加法器树乘法器实现8位乘法运算，VHDL语言予以实现
汇编语言 主題 : Low power Modified Booth Multiplier 介紹 : 為了節省乘法器面積、加快速度等等
主題 :
Low power Modified Booth Multiplier
介紹 : 為了節省乘法器面積、加快速度等等，許多文獻根據乘法器中架構提出改進的方式，而其中在1951年，A. D. Booth教授提出了一種名為radix-2 Booth演算法，演算法原理是在LSB前一個位元補上“0”，再由LSB至MSB以每兩個位元為一個Group，而下一個Group的LSB會與上一個Group ...
系统设计方案 GF_2_m_域乘法器的快速设计及FPGA实现
GF_2_m_域乘法器的快速设计及FPGA实现，ＲＳ编码及其译码都是在GF_2_m_域中进行的
VHDL/FPGA/Verilog GF_2_m_域乘法器的快速设计及FPGA实现
GF_2_m_域乘法器的快速设计及FPGA实现，对于rs编翼码的理解和设计有帮助