搜索结果
找到约 56,449 项符合
4位布斯乘法器模块及测试模块 的查询结果
单片机开发 带can控制器的PIC高级单片机CAN模块通信测试源码包括库函数和工程文件.
带can控制器的PIC高级单片机CAN模块通信测试源码包括库函数和工程文件.
其他 外挂作坊1.5.ce模块 外挂作坊模块(新年礼品).ec 外挂作坊1.8.ce模块 制作完美等外挂必不可少的模块
外挂作坊1.5.ce模块
外挂作坊模块(新年礼品).ec
外挂作坊1.8.ce模块
制作完美等外挂必不可少的模块
压缩解压 spi总线控制器的fpga实现 verilog源代码及测试
spi总线控制器的fpga实现 verilog源代码及测试
单片机开发 实现了SD的SPI模式,通过了所有的仿真及测试,支持数据的读和写.对SD卡的SPI模式的绝大多数命令都支持.
实现了SD的SPI模式,通过了所有的仿真及测试,支持数据的读和写.对SD卡的SPI模式的绝大多数命令都支持.
压缩解压 网上聊天 有2大模块:普通用户模块和管理员模块能实现聊天室系统的大多数功能
网上聊天
有2大模块:普通用户模块和管理员模块能实现聊天室系统的大多数功能
VHDL/FPGA/Verilog 1.6个数码管动态扫描显示驱动 2.按键模式选择(时分秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹
1.6个数码管动态扫描显示驱动
2.按键模式选择(时\分\秒)与调整控制
3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹功能,时、分定闹即可,无需时、分、秒定闹。要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒;要求模 ...
VHDL/FPGA/Verilog 1.6个数码管静态显示驱动 2.按键模式选择(时分秒)与调整控制 3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个
1.6个数码管静态显示驱动
2.按键模式选择(时\分\秒)与调整控制
3.用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒;要求模式按键和调整按键信号都取自经过防抖处理后的按 ...
微处理器开发 基于s3c2440的 在ADS1.2环境下的确 CAN BUS驱动及测试程序
基于s3c2440的 在ADS1.2环境下的确 CAN BUS驱动及测试程序
嵌入式Linux s3c4510的原理及测试基本程序
s3c4510的原理及测试基本程序,可大大加快开发过程
VC书籍 H.263编解码原程序及测试程序源码,C语言实现
H.263编解码原程序及测试程序源码,C语言实现