搜索结果
找到约 56,449 项符合
4位布斯乘法器模块及测试模块 的查询结果
VHDL/FPGA/Verilog VHDL语言实现的16位快速乘法器
VHDL语言实现的16位快速乘法器
VHDL/FPGA/Verilog 四位乘法器的VHDL源程序
四位乘法器的VHDL源程序
VHDL/FPGA/Verilog 乘法器是硬件设计中的很常见也很重要的一个模块
乘法器是硬件设计中的很常见也很重要的一个模块，它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题，在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中，经常能使用到乘法器，所以经典的高速乘法器IP 很有参考价值 ...
VHDL/FPGA/Verilog 实现4位加减乘除的alu
实现4位加减乘除的alu，采用超前进位加法和布斯乘法，代码较为简单。
VHDL/FPGA/Verilog 一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法
一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。 ...
其他嵌入式/单片机内容 该源码实现了一个8*8位的乘法器
该源码实现了一个8*8位的乘法器，在实现的过程中用到了宏单元
VHDL/FPGA/Verilog 这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,
这是我最近买的一套CPLD开发板VHDL源程序并附上开发板的原理图,希望对你是一个很好的帮助!其中内容为:8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟. ...
VHDL/FPGA/Verilog fulladder.vhd 一位全加器 adder.vhd 四位全加器 multi4.vhd 四位并行乘法器
fulladder.vhd 一位全加器
adder.vhd 四位全加器
multi4.vhd 四位并行乘法器
并行计算 时序乘法器,8位x8位,vhdl语言.仿真验证过了.多多交流!
时序乘法器,8位x8位,vhdl语言.仿真验证过了.多多交流!