搜索结果
找到约 56,449 项符合
4位布斯乘法器模块及测试模块 的查询结果
文章/文档 电力系统电力电子通用控制器监控软件_主要模块及人机界面的研制
电力系统电力电子通用控制器监控软件_主要模块及人机界面的研制
VHDL/FPGA/Verilog FPGA 开发板源码。芯片为Mars EP1C6F.VHDL语言。可实现一些基本的功能。如乘法器、加法器、多路选择器等。
FPGA 开发板源码。芯片为Mars EP1C6F.VHDL语言。可实现一些基本的功能。如乘法器、加法器、多路选择器等。
VHDL/FPGA/Verilog FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。
FPGA开发板配套Verilog HDL代码。芯片为Mars EP1C6F。是基础实验的源码。包括加法器、减法器、乘法器、多路选择器等。
其他 用spice描述的8x8改进Booth码加wallance压缩的乘法器
用spice描述的8x8改进Booth码加wallance压缩的乘法器，并且进行了优化，时间性能相当高
单片机开发 本程序是4位七段显示、3x3键扫实验
本程序是4位七段显示、3x3键扫实验，正确无误。
串口编程 4位数码显示程序。 静态显示
4位数码显示程序。
静态显示，串入并出。
VHDL/FPGA/Verilog 乘法器功能 直接实现两个数字信号的相乘～
乘法器功能 直接实现两个数字信号的相乘～
单片机开发 加湿器程序源代码,4位机,tenx tm8726
加湿器程序源代码,4位机,tenx tm8726
matlab例程 用格拉布斯坏值提出理论于剔除统计样本样本中坏值
用格拉布斯坏值提出理论于剔除统计样本样本中坏值，将好值和坏值分开
VHDL/FPGA/Verilog 频率计VHDL编程。设计一个4位数字显示的十进制频率计
频率计VHDL编程。设计一个4位数字显示的十进制频率计，其测量范围为1MHz，测量值通过4个数码管显示以8421BCD码形式输出，可通过开关实现量程控制，量程分10kHz、100kHz、1MHz三档(最大读数分别为9.999kHz、99.99kHz、999.9kHz)；
当输入信号的频率大于相应量程时，有溢出显示。 ...