搜索结果
找到约 56,449 项符合
4位布斯乘法器模块及测试模块 的查询结果
VHDL/FPGA/Verilog 2个4位二进制数相加的加法器件
2个4位二进制数相加的加法器件，其结果显示在七段译码器中
VHDL/FPGA/Verilog 运用always 块设计一个八路数据选择器。要求：每路输入数据与输出数据均为4 位2进制数
运用always 块设计一个八路数据选择器。要求：每路输入数据与输出数据均为4 位2进制数，当选择开关(至少3 位)或输入数据发生变化时，输出数据也相应地变
汇编语言 知识要点：理解熟悉散转结构的程序 运行结果：按P3.2 或3.3(低4 位的任意一个键盘)第一位数码管加1 直到9 循环 开始显示0把P3 送OFH,判断有没有按键,没有则反复循环,有按R0
知识要点：理解熟悉散转结构的程序
运行结果：按P3.2 或3.3(低4 位的任意一个键盘)第一位数码管加1 直到9 循环
开始显示0把P3 送OFH,判断有没有按键,没有则反复循环,有按R0 加1,如到10
那么则清除, 最后根据R0 的值散转.
VHDL/FPGA/Verilog 这是我自己写的4位并转串ISE代码
这是我自己写的4位并转串ISE代码，在xilinx Spartan3E 上已经调试成功，拿出来与大家分享！
单片机开发 基于89S52单片机的4位LED显示
基于89S52单片机的4位LED显示，定时程序，定时器初值可以在程序中修改。
单片机开发 基于89S52单片机的4位led显示程序
基于89S52单片机的4位led显示程序，采用定时器记数，最大定时为
软件设计/软件工程 １设计题目及要求 一、程序设计题目：学生成绩管理程序设计 二、 程序设计功能及要求： 1.显示学生各门成绩,总分,和平均分. 2.按总分由高到的进行排列. 3.要求输入一个学号.要求能找出一
１设计题目及要求
一、程序设计题目：学生成绩管理程序设计
二、 程序设计功能及要求：
1.显示学生各门成绩,总分,和平均分.
2.按总分由高到的进行排列.
3.要求输入一个学号.要求能找出一个学生的.姓名.各门功课的成绩.
3 算法分析
1． 学生成绩管理软件的数据结构
2． 排序
3． 查找
4． 其它
4 主要流程图
１写程序结构及 ...
软件设计/软件工程 蒋小龙的关于FPGA算法教程.经典! (其中包含加法器,乘法器极其算术逻辑部件设计)
蒋小龙的关于FPGA算法教程.经典!
(其中包含加法器,乘法器极其算术逻辑部件设计)
其他 由乘法器组成 单边带信号产生的 仿真源代码 msm
由乘法器组成 单边带信号产生的 仿真源代码 msm
其他 16位循环冗余校验的4位查表法,用法在文件内有祥细说明
16位循环冗余校验的4位查表法,用法在文件内有祥细说明