搜索结果
找到约 56,449 项符合
4位布斯乘法器模块及测试模块 的查询结果
串口编程 本程序能从键盘读入二个五位十进制数（1位符号位+4位数值位）
本程序能从键盘读入二个五位十进制数（1位符号位+4位数值位），并将这二个十进制数
分别转换为二进制数，然后求其和，再将和以十进制形式进行显示。
VHDL/FPGA/Verilog 用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core.
用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core.
VHDL/FPGA/Verilog 移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件
移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件
手机短信编程 GSM模块及网络数据库服务器端的核心源码
GSM模块及网络数据库服务器端的核心源码，有一定参考价值
VHDL/FPGA/Verilog ８＊８的乘法器verilog源代码,经过编译仿真的
８＊８的乘法器verilog源代码,经过编译仿真的，绝对真确，对初学者很有帮助
数学计算 含有矩阵加、减、乘、除及转置、求逆运算等等
含有矩阵加、减、乘、除及转置、求逆运算等等，还需要改进
VHDL/FPGA/Verilog 一个用VerilogHDL语言编写的8X8的乘法器
一个用VerilogHDL语言编写的8X8的乘法器
汇编语言 这是一个4位机的程序
这是一个4位机的程序，有keybord,interrupt,display,
其他嵌入式/单片机内容 SD读写模块及部分功能的原代码 仅供参考
SD读写模块及部分功能的原代码 仅供参考
VHDL/FPGA/Verilog 4位汉明编译码源代码。VHDL格式
4位汉明编译码源代码。VHDL格式，经过仿真和测试通过，请放心使用。