搜索结果
找到约 19,374 项符合
4位乘法器 的查询结果
按分类筛选
人物传记/成功经验 MA1读出器RS232兼容输出16个ASCII字符每个ASCII字符代表4个2进制位的16进制数
MA1读出器RS232兼容输出16个ASCII字符每个ASCII字符代表4个2进制位的16进制数，因此整个输出相当于64个二进制位。
单片机开发 1、限幅滤波法（又称程序判断滤波法） 2、中位值滤波法 3、算术平均滤波法 4、递推平均滤波法（又称滑动平均滤波法） 5、中位值平均滤波法（又称防脉冲干扰平均滤波法） 6、限幅平均滤波法
1、限幅滤波法（又称程序判断滤波法）
2、中位值滤波法
3、算术平均滤波法
4、递推平均滤波法（又称滑动平均滤波法）
5、中位值平均滤波法（又称防脉冲干扰平均滤波法）
6、限幅平均滤波法
7、一阶滞后滤波法
8、加权递推平均滤波法
9、消抖滤波法
10、限幅消抖滤波法 ...
Applet 一个可以计算阶乘结果达到100位的程序一 个可以计算阶乘结果达到100位的程序
一个可以计算阶乘结果达到100位的程序一 个可以计算阶乘结果达到100位的程序
数据结构 实现二进制定点运算: 1.定点整数补码加法 2.定点整数补码减法 3.定点小数Booth补码一位乘法 4.定点小数原码一位除法（加减交替法） 5.定点小数补码一位除法（加减交替法）
实现二进制定点运算:
1.定点整数补码加法
2.定点整数补码减法
3.定点小数Booth补码一位乘法
4.定点小数原码一位除法（加减交替法）
5.定点小数补码一位除法（加减交替法）
6.定点小数原码一位乘法
7.定点小数原码两位乘法
8.定点整数原码乘法
9.定点整数原码除法 ...
VHDL/FPGA/Verilog 用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
用一位全加器组成四位全加器.
所用语言是Verilog HDL.
主要用在加法器的设计中。
其他书籍 与传统的4/8 位单片机相比
与传统的4/8 位单片机相比，ARM 的性能和处理能力当然是遥遥领先的，但
与之相应，ARM 的系统设计复杂度和难度，较之传统的设计方法也大大提升了。
本文旨在通过讨论系统程序设计中的几个基本方面，来说明基于ARM 的嵌入式
系统程序开发的一些特点，并提出和解决了一些常见的问题。 ...
其他 这个是带输入的加法器vhdl代码,是带有输入端和进位的.
这个是带输入的加法器vhdl代码,是带有输入端和进位的.
其他 这个是带先行进位的加法器的vhdl代码,比较复杂,仅仅供大家参考.
这个是带先行进位的加法器的vhdl代码,比较复杂,仅仅供大家参考.
VHDL/FPGA/Verilog 16位高速加法器
16位高速加法器，采用verilog语言编写，已经成功仿真，能够运行
SQL Server 学生信息管理系统(JBuilder x 开发,采用RSA 512位公钥加密,私钥用于找回密码,2006-4-5)
学生信息管理系统(JBuilder x 开发,采用RSA 512位公钥加密,私钥用于找回密码,2006-4-5)