搜索：4位乘法器 - 虫虫下载站

VHDL/FPGA/Verilog 运用always 块设计一个八路数据选择器。要求：每路输入数据与输出数据均为4 位2进制数

运用always 块设计一个八路数据选择器。要求：每路输入数据与输出数据均为4 位2进制数，当选择开关(至少3 位)或输入数据发生变化时，输出数据也相应地变

https://www.eeworm.com/dl/663/218592.html

下载: 106

查看: 2494

汇编语言  知识要点：理解熟悉散转结构的程序运行结果：按P3.2 或3.3(低4 位的任意一个键盘)第一位数码管加1 直到9 循环开始显示0把P3 送OFH,判断有没有按键,没有则反复循环,有按R0

知识要点：理解熟悉散转结构的程序运行结果：按P3.2 或3.3(低4 位的任意一个键盘)第一位数码管加1 直到9 循环开始显示0把P3 送OFH,判断有没有按键,没有则反复循环,有按R0 加1,如到10 那么则清除, 最后根据R0 的值散转.

https://www.eeworm.com/dl/644/218775.html

下载: 62

查看: 1106

VHDL/FPGA/Verilog 这是我自己写的4位并转串ISE代码

这是我自己写的4位并转串ISE代码，在xilinx Spartan3E 上已经调试成功，拿出来与大家分享！

https://www.eeworm.com/dl/663/219736.html

下载: 126

查看: 1026

单片机开发  基于89S52单片机的4位LED显示

基于89S52单片机的4位LED显示，定时程序，定时器初值可以在程序中修改。

https://www.eeworm.com/dl/648/223113.html

下载: 183

查看: 1037

单片机开发  基于89S52单片机的4位led显示程序

基于89S52单片机的4位led显示程序，采用定时器记数，最大定时为

https://www.eeworm.com/dl/648/223117.html

下载: 71

查看: 1051

文章/文档  VHD设计实例8位加法器的设计分频电路数字秒表的设计

VHD设计实例8位加法器的设计分频电路数字秒表的设计

https://www.eeworm.com/dl/652/223595.html

下载: 118

查看: 1092

软件设计/软件工程  蒋小龙的关于FPGA算法教程.经典! (其中包含加法器,乘法器极其算术逻辑部件设计)

蒋小龙的关于FPGA算法教程.经典! (其中包含加法器,乘法器极其算术逻辑部件设计)

https://www.eeworm.com/dl/684/225289.html

下载: 106

查看: 1145

其他  由乘法器组成单边带信号产生的仿真源代码 msm

由乘法器组成单边带信号产生的仿真源代码 msm

https://www.eeworm.com/dl/534/226246.html

下载: 95

查看: 1072

其他  16位循环冗余校验的4位查表法,用法在文件内有祥细说明

16位循环冗余校验的4位查表法,用法在文件内有祥细说明

https://www.eeworm.com/dl/534/226495.html

下载: 132

查看: 1047

其他书籍  定点乘法器的设计

定点乘法器的设计，挺经典的！大家好好琢磨．

https://www.eeworm.com/dl/542/228369.html