搜索结果
找到约 19,374 项符合
4位乘法器 的查询结果
按分类筛选
VHDL/FPGA/Verilog 超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.
超前进位加法器的例子,包括源码和测试文件,压缩包,无密码.
单片机开发 可预置可逆4位计数器 利用AT89S51单片机的P1.0－P1.3接四个发光二极管L1－L4
可预置可逆4位计数器
利用AT89S51单片机的P1.0－P1.3接四个发光二极管L1－L4，用来指示当前计数的数据；用P1.4－P1.7作为预置数据的输入端，接四个拨动开关K1－K4，用P3.6/WR和P3.7/RD端口接两个轻触开关，用来作加计数和减计数开关 ...
单片机开发 利用Philips公司LPC系列单片机的一些特殊功能,在不外加元件的情况下,定制了一片高性能的LED显示驱动器芯片。分析了通用4位7段LED显示驱动器芯片的定制方法与6位“米”字段LED显示驱动器芯片
利用Philips公司LPC系列单片机的一些特殊功能,在不外加元件的情况下,定制了一片高性能的LED显示驱动器芯片。分析了通用4位7段LED显示驱动器芯片的定制方法与6位“米”字段LED显示驱动器芯片的定制方法,并介绍了LED显示驱动软件编程方法。 ...
驱动编程 12乘12的乘法器 采用adhl语言编写
12乘12的乘法器 采用adhl语言编写
串口编程 本程序能从键盘读入二个五位十进制数（1位符号位+4位数值位）
本程序能从键盘读入二个五位十进制数（1位符号位+4位数值位），并将这二个十进制数
分别转换为二进制数，然后求其和，再将和以十进制形式进行显示。
VHDL/FPGA/Verilog 用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core.
用walsh算法实现的符号数乘法器,asic流片时,可以不用公司的付费乘法器的ip core.
VHDL/FPGA/Verilog 移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件
移位相加硬件乘法器,基于FPGA的VHDL语言编写的,含有全部文件
VHDL/FPGA/Verilog ８＊８的乘法器verilog源代码,经过编译仿真的
８＊８的乘法器verilog源代码,经过编译仿真的，绝对真确，对初学者很有帮助
其他 实现四位加法器的VHDL代码
实现四位加法器的VHDL代码，里面含有全加器的代码