搜索结果
找到约 14,723 项符合
3.93 的查询结果
按分类筛选
可编程逻辑 XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接
XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接 
The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and ...
可编程逻辑 Spartan-3 FPGA 的 3.3V 配置应用指南
摘要:本应用指南提供了一种方法可从3.3V接口对Spartan™-3和Spartan-3L FPGA进行配置。它针对每种配置模式都提供了一组经验证的连接框图。这些框图是完整且可直接使用的解决方案。
可编程逻辑 信号完整性知识基础(pdf)
现代的电子设计和芯片制造技术正在飞速发展，电子产品的复杂度、时钟和总线频率等等都呈快速上升趋势，但系统的电压却不断在减小，所有的这一切加上产品投放市场的时间要求给设计师带来了前所未有的巨大压力。要想保证产品的一次性成功就必须能预见设计中可能出现的各种问题，并及时给出合理的解决方案，对于高速的数字电路 ...
可编程逻辑 高速PCB基础理论及内存仿真技术(经典推荐)
第一部分 信号完整性知识基础.................................................................................5第一章 高速数字电路概述.....................................................................................51.1 何为高速电路.................................................................. ...
可编程逻辑 Allegro 16.3出GERBER步骤
Allegro 16.3出GERBER步骤,比较详细！！
工控技术 HITECH触摸屏软件ADP_V6.3.1
HITECH触摸屏软件ADP_V6.3.1
工控技术 PLC（可编程序控制器）原理和基础知识3
PLC（可编程序控制器）原理和基础知识3
测试测量 力科PCIE 3.0系列文章之二——PCIE 3.0的动态均衡测试挑战
因为PCIE 3.0信号的速率可以达到8Gb/s，而且链路通道走线也可能会很长，这可能会导致高速信号衰减过大，在接收端无法得到张开的眼图。因此在PCIE 3.0的Tx和Rx端均使用了均衡设置，以补偿长链路时高速信号的衰减。
测试测量 浅析HDMI CTS v.1.3和兼容测试中的常见问题
为了改进产品性能和兼容性，最新的HDMI compliance test specification (HDMI CTS) V.1.3增加了新的测试内容和定下了更严格的标准。大多数现在递交给HDMI授权测试中心(ATC) 的带有HDMI功能的电器都将按照HDMI CTS V.1.3 来测试。Analog Devices (ADI) 分别在美国的绿堡(Greensboro，NC), 东京, 台湾和北京设立了四家预测试 ...
电子元器件应用 3.5毫米耳机插座插头的结构和接线方式
耳机的样式，3.5毫米耳机插座插头的结构和接线方式。