搜索结果

找到约 21,802 项符合 3.42 的查询结果

DSP编程 TI公司推出的CCS3.3开发环境中文入门指导书

TI公司推出的CCS3.3开发环境中文入门指导书
https://www.eeworm.com/dl/516/31873.html
下载: 185
查看: 1283

DSP编程 CCS3.3及XDS510 USB 仿真器驱动安装说明书

CCS3.3及XDS510 USB 仿真器驱动安装说明书
https://www.eeworm.com/dl/516/31962.html
下载: 143
查看: 1353

教程资料 1.3.5 嵌入微处理器的FPGA设计流程

1.3.5 嵌入微处理器的FPGA设计流程。
https://www.eeworm.com/dl/fpga/doc/32046.html
下载: 186
查看: 1094

教程资料 1.3 FPGA的设计流程

1.3 FPGA的设计流程。
https://www.eeworm.com/dl/fpga/doc/32049.html
下载: 33
查看: 1067

教程资料 手把手教你学CPLD/FPGA与单片机联合设计(前3章)

  手把手教你学CPLD/FPGA与单片机联合设计(前3章)   作者:周兴华;出版社: 北京航空航天大学出版社   内容简介:本书以实践(实验)为主线,以生动短小的实例为灵魂,穿插介绍了Verilog HDL语言的语法及Altera公司的EPM7128S(或Atmel公司的ATFl508A5)设计开发编程。理论与实践紧密结合,由浅入深、循序渐 ...
https://www.eeworm.com/dl/fpga/doc/32261.html
下载: 31
查看: 1158

教程资料 Altera可重配置PLL使用手册0414-3

Altera可重配置PLL使用手册0414-3。
https://www.eeworm.com/dl/fpga/doc/32274.html
下载: 72
查看: 1050

教程资料 《EDA原理及应用》(何宾教授)课件 PPT

  第1章-EDA设计导论   第2章-可编程逻辑器件设计方法   第3章-VHDL语言基础   第4章-数字逻辑单元设计   第5章-VHDL高级设计技术   第6章-基于HDL和原理图的设计输入   第7章-设计综合和行为仿真   第8章-设计实现和时序仿真   第9章-设计下载和调试   第10章-设计示例(数字钟、 ...
https://www.eeworm.com/dl/fpga/doc/32351.html
下载: 41
查看: 1143

教程资料 XAPP452-Spartan-3高级配置架构

This application note provides a detailed description of the Spartan™-3 configurationarchitecture. It explains the composition of the bitstream file and how this bitstream isinterpreted by the configuration logic to program the part. Additionally, a methodology ispresented that will guide th ...
https://www.eeworm.com/dl/fpga/doc/32580.html
下载: 21
查看: 1059

教程资料 WP200-将Spartan-3 FPGA用作远程数码相机的低成本控制器

  The introduction of Spartan-3™ devices has createdmultiple changes in the evolution of embedded controldesigns and pushed processing capabilities to the “almostfreestage.” With these new FPGAs falling under $20, involume, with over 1 million system gates, and under $5for ...
https://www.eeworm.com/dl/fpga/doc/32597.html
下载: 178
查看: 1075

教程资料 XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接

XAPP520将符合2.5V和3.3V I/O标准的7系列FPGA高性能I/O Bank进行连接  The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and ...
https://www.eeworm.com/dl/fpga/doc/32622.html
下载: 111
查看: 1149