搜索：10.7 - 虫虫下载站

数学计算  PCA算法程序设计步骤： 1、去均值 2、计算协方差矩阵及其特征值和特征向量 3、计算协方差矩阵的特征值大于阈值的个数 4、降序排列特征值 5、去掉较小的特征值 6、去掉较大的特征值(一般

PCA算法程序设计步骤： 1、去均值 2、计算协方差矩阵及其特征值和特征向量 3、计算协方差矩阵的特征值大于阈值的个数 4、降序排列特征值 5、去掉较小的特征值 6、去掉较大的特征值(一般没有这一步） 7、合并选择的特征值 8、选择相应的特征值和特征向量 9、计算白化矩阵 10、提取主分量 ...

https://www.eeworm.com/dl/641/287376.html

下载: 189

查看: 2347

行业发展研究  《环境统计管理办法》已于2006年10月18日经国家环境保护总局2006年第六次局务会议通过

《环境统计管理办法》已于2006年10月18日经国家环境保护总局2006年第六次局务会议通过，现予公布，自2006年12月1日起施行。

https://www.eeworm.com/dl/692/288472.html

下载: 108

查看: 1068

VHDL/FPGA/Verilog xilinx ise 7.1下实现sparten3 basys板上基于8086FPGA软核的吃豆子游戏

xilinx ise 7.1下实现sparten3 basys板上基于8086FPGA软核的吃豆子游戏

https://www.eeworm.com/dl/663/288480.html

下载: 60

查看: 1144

压缩解压  LZMA 是 7-Zip 程序中 7z 格式的默认压缩算法。LZMA 能提供给用户极高的压缩比及较快的压缩速度

LZMA 是 7-Zip 程序中 7z 格式的默认压缩算法。LZMA 能提供给用户极高的压缩比及较快的压缩速度，它非常适合与应用程序集成，拥有不错的压缩比。

https://www.eeworm.com/dl/617/288830.html

下载: 129

查看: 1090

SQL Server 成本系统三层结构源码开发工具：Delphi 7.0+SQLServer 2005 主要技术：Midas、COM+ 所用第三方控件： FastReport V2.47 D7 Inforp

成本系统三层结构源码开发工具：Delphi 7.0+SQLServer 2005 主要技术：Midas、COM+ 所用第三方控件： FastReport V2.47 D7 Inforpower 4000 D7 DevExpress DBTree V1.31 D7 ExpressQuantumGrid V3.22 D7 ExpressNavBar V1.18 D7 PicShow V4.05 D7 FormHints V2.9.1 D7 中间层的安装和数据库链接配置请参考说明文档(Serve ...

https://www.eeworm.com/dl/689/289741.html

下载: 72

查看: 1059

单片机开发  keil c51编写的LCD 12864像素LCD显示屏程序,,通过调用函数,显示grom字库中的7千多个简体中文和字符

keil c51编写的LCD 12864像素LCD显示屏程序,,通过调用函数,显示grom字库中的7千多个简体中文和字符

https://www.eeworm.com/dl/648/290615.html

下载: 53

查看: 1295

其他书籍  模糊控制,本人呕心沥血收集的关于模糊控制的7本书,这些书是我精挑细选后的电子本,希望能对控制同仁有所帮助

模糊控制,本人呕心沥血收集的关于模糊控制的7本书,这些书是我精挑细选后的电子本,希望能对控制同仁有所帮助

https://www.eeworm.com/dl/542/290625.html

下载: 45

查看: 1042

压缩解压  VHDL 源程序开发环境：MAXPLUS II 10.2

VHDL 源程序开发环境：MAXPLUS II 10.2

https://www.eeworm.com/dl/617/291843.html

下载: 165

查看: 1055

数据结构  程序实现双向栈的基本操作：1）初始化；2）判断栈是否为空；3）判断栈是否已满；4）入栈；5）出栈；6）清空栈；7）取栈顶元素。还有几个比较巧妙操作....哦

程序实现双向栈的基本操作：1）初始化；2）判断栈是否为空；3）判断栈是否已满；4）入栈；5）出栈；6）清空栈；7）取栈顶元素。还有几个比较巧妙操作....哦

https://www.eeworm.com/dl/654/291852.html

下载: 82

查看: 1557

VHDL/FPGA/Verilog [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][

[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序 ...

https://www.eeworm.com/dl/663/292018.html

下载: 83

查看: 1368

搜索结果

按分类筛选