搜索结果

找到约 5,113 项符合 高频时钟 的查询结果

单片机编程 PCF8563 实时时钟日历芯片选型指南

PCF8563 是低功耗的CMOS 实时时钟日历芯片.它提供一个可编程时钟输出一个中断输出和掉电检测器.所有的地址和数据通过I2C 总线接口串行传递最大总线速度为400Kbits/s 每次读写数据后内嵌的字地址寄存器会自动产生增量.2 特性􀁺􀀃 低工作电流典型值为0.25 A VDD=3.0V Tamb=25 时;􀁺􀀃 世纪标 ...
https://www.eeworm.com/dl/502/31474.html
下载: 106
查看: 1124

单片机编程 单片机应用技术选编11

单片机应用技术选编(11) 目录   第一章 专题论述 1.1 3种嵌入式操作系统的分析与比较(2) 1.2 KEIL RTX51 TINY内核的分析与应用(8) 1.3 中间件技术及其发展展望(13) 1.4 嵌入式实时操作系统μC/OSⅡ的移植探讨(19) 1.5 μC/OSⅡ的移植及其应用系统开发(23) 1.6 片上系统的总线结构发展现状及前景(27) 1.7 SoC&mdas ...
https://www.eeworm.com/dl/502/31586.html
下载: 40
查看: 1245

单片机编程 I2C总线高频头控制程序(Keil C51程序 基于芯片TS

I2C总线高频头控制程序(Keil C51程序 基于芯片TSA5522系列) /*I2C总线高频头控制Keil C51程序(PLL芯片为TSA5522系列)                               *///------ ...
https://www.eeworm.com/dl/502/31620.html
下载: 174
查看: 1082

单片机编程 单片机应用系统抗干扰技术

单片机应用系统抗干扰技术:第1章 电磁干扰控制基础. 1.1 电磁干扰的基本概念1 1.1.1 噪声与干扰1 1.1.2 电磁干扰的形成因素2 1.1.3 干扰的分类2 1.2 电磁兼容性3 1.2.1 电磁兼容性定义3 1.2.2 电磁兼容性设计3 1.2.3 电磁兼容性常用术语4 1.2.4 电磁兼容性标准6 1.3 差模干扰和共模干扰8 1.3.1 差模干扰8 1.3 ...
https://www.eeworm.com/dl/502/31734.html
下载: 191
查看: 1104

DSP编程 基于DSP的大功率高频开关电镀电源的研究

摘要:文中论述了大功率高频开关电镀电源的数字控制实现方法,提出了两种驱动信号产生的方法。实验系统采用数字信号处理器TMS320LF2407A为控制器,实现对12v/l000A电镀电源的控制,验证了本文所提出控制方法的有效性。关键词:ZVS;TMS320LF2407A;电镀电源 ...
https://www.eeworm.com/dl/516/32018.html
下载: 72
查看: 1051

教程资料 FPGA用VHDL语言编写24小时时钟

简单明了的VHDL程序实现24小时计时时钟!
https://www.eeworm.com/dl/fpga/doc/32111.html
下载: 60
查看: 1035

教程资料 FPGA全局时钟约束(Xilinx)

FPGA全局时钟约束(Xilinx)
https://www.eeworm.com/dl/fpga/doc/32355.html
下载: 193
查看: 1252

教程资料 WP370 -采用智能时钟门控技术降低动态开关功耗

    赛灵思推出业界首款自动化精细粒度时钟门控解决方案,该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计,既无需在设计流程中添加更多新的工具或步骤,又不会改变现有逻辑或时钟,从而避免设计修改。此外,在大多数情况下 ...
https://www.eeworm.com/dl/fpga/doc/32629.html
下载: 86
查看: 1058

教程资料 基于FPGA的时钟跟踪环路的设计

提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。 ...
https://www.eeworm.com/dl/fpga/doc/32648.html
下载: 85
查看: 1065

教程资料 Xilinx FPGA全局时钟资源的使用方法

目前,大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计,对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求,一般在FPGA设计中采用全局时钟资源驱动设计的主时钟,以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现,并设计了专用时钟缓冲与驱动结构 ...
https://www.eeworm.com/dl/fpga/doc/32677.html
下载: 44
查看: 1164