搜索结果
找到约 6,642 项符合
高速PCB 的查询结果
按分类筛选
- 全部分类
- PCB相关 (53)
- 可编程逻辑 (50)
- 技术资料 (50)
- VIP专区 (35)
- 学术论文 (29)
- 其他书籍 (13)
- 单片机开发 (11)
- 其他 (6)
- 技术书籍 (5)
- 技术教程 (5)
- 单片机编程 (4)
- 教程资料 (3)
- 电子书籍 (3)
- 嵌入式/单片机编程 (3)
- PCB设计 (2)
- PCB图/BOM单/原理图 (2)
- 教程资料 (2)
- allegro (2)
- 机械电子 (2)
- 系统设计方案 (2)
- 电子书籍 (2)
- 行业应用文档 (1)
- 实用工具 (1)
- 其他文档 (1)
- 软件下载 (1)
- Mentor (1)
- DSP编程 (1)
- 传感与控制 (1)
- 无线通信 (1)
- 开发工具 (1)
- 仿真技术 (1)
- 接口技术 (1)
- 技术管理 (1)
- 软件设计/软件工程 (1)
- VHDL/FPGA/Verilog (1)
- EDA相关 (1)
- 书籍 (1)
- 软件 (1)
学术论文 基于FPGA控制的高速数据采集系统
数据采集系统是信号与信息处理系统中不可缺少的重要组成部分，同时也是软件无线电系统中的核心模块，在现代雷达系统以及无线基站系统中的应用越来越广泛。为了能够满足目前对软件无线电接收机自适应性及灵活性的要求，并充分体现在高性能FPGA平台上设计SOC系统的思路，本文提出了由高速高精度A/D转换芯片、高性能FPGA、PCI ...
技术教程 PCB设计高级讲座资料(一万元啊)
PCB设计高级讲座资料，对PCB高速设计有比较深刻的阐述，有关PCB中EMV也有一定的解说。
软件下载 Cadence Allegro 16.6破解Crack+高速下载+教程 Win7下可用
最新Cadence Allegro 16.6破解版，Windows 7下32位和64位，经实际测试，顺利运行，请仔细阅读安装说明。
后面附有高速百度网盘下载链接，压缩包中包括破解文件及安装说明，下面
Cadence16.6的版本个人感觉值得更新，有很多更新真心很实用很强大，但最重要的Display net names的功能的加入实在是感激涕零啊，因为当初从AD ...
教程资料 利用Allegro进行差分信号（Differential Signal）在高速电路设计需要注意的问题
差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，差分线大多为电路中最关键的信号，差分线布线的好坏直接影响到PCB板子信号质量。
PCB相关 DAC34H84 HD2 性能优化与PCB布局建议
DAC34H84 是一款由德州仪器（TI）推出的四通道、16 比特、采样1.25GSPS、功耗1.4W 高性能的数模转换器。支持625MSPS 的数据率，可用于宽带与多通道系统的基站收发信机。由于无线通信技术的高速发展与各设备商基站射频拉远单元（RRU/RRH）多种制式平台化的要求，目前收发信机单板支持的发射信号频谱越来越宽，而中频频率一 ...
PCB相关 PCB板材选取与高频PCB制板要求
本文通过对微带传输特性、常用板材性能参数进行比较分析，给出用于无线通信模拟前端、高速数字信号等应用中PCB板材选取方案，进一步从线宽、过孔、线间串扰、屏蔽等方面总结高频板PCB设计要点
PCB相关 PCB布线设计超级攻略
设计PCB时，往往很想使用自动布线。通常，纯数字的电路板(尤其信号电平比较低，电路密度比较小时)采用自动布线是没有问题的。但是，在设计模拟、混合信号或高速电路板时，如果采用布线软件的自动布线工具，可能会出现一些问题，甚至很可能带来严重的电路性能问题。
...
PCB相关 PCB布线知识面试题_PCB工程师必备
本内容汇总了近30个PCB布线知识面试题是PCB工程师必备的知识点总结，也是面试者需要的知识。如何处理实际布线中的一些理论冲突的问题，在高速设计中，如何解决信号的完整性问题?差分布线方式是如何实现的?对于只有一个输出端的时钟信号线，如何实现差分布线?等问题 ...
PCB相关 CADENCE PCB设计：布局与布线
复杂的物理和电气规则， 高密度的元器件布局， 以及更高的高速技术要求， 这一切都增加了当今PCB设计的复杂性。 不管是在设计过程的哪一个阶段， 设计师都需要能够轻松地定义，管理和确认简单的物理/间距规则， 以及至关重要的高速信号；同时， 他们还要确保最终的PCB满足传统制造以及测试规格所能达到的性能
目标。 ...
PCB相关 高速电路传输线效应分析与处理
随着系统设计复杂性和集成度的大规模提高，电子系统设计师们正在从事100MHZ以上的电路设计，总线的工作频率也已经达到或者超过50MHZ，有一大部分甚至超过100MHZ。目前约80% 的设计的时钟频率超过50MHz，将近50% 以上的设计主频超过120MHz，有20%甚至超过500M。当系统工作在50MHz时，将产生传输线效应和信号的完整性问题；而 ...