搜索结果
找到约 2,298 项符合
高速触发器 的查询结果
DSP编程 使用DSP软件实现UART功能.一般教科书上提供的UART收发的程序往往是一段采用轮循(Polling)方式完成收发的简单代码。但对于高速的AVR来讲
使用DSP软件实现UART功能.一般教科书上提供的UART收发的程序往往是一段采用轮循(Polling)方式完成收发的简单代码。但对于高速的AVR来讲,采用这种方式大大降低了 MUC的效率。在使用AVR时,应根据芯片本身的特点(片内大容量数据存储器RAM,更适合采用高级语言编写系统程序),编写高效可靠的UART收发接口(低层)程序。下 ...
VHDL/FPGA/Verilog 可编程器件大厂Xilinx提供的高速多状态编码8b_10b编码器
可编程器件大厂Xilinx提供的高速多状态编码8b_10b编码器,可直接使用在Xilinx公司器件的设计上
其他 8路键盘D触发器的应用,提供了相关电路设计图以及擦c源代码
8路键盘D触发器的应用,提供了相关电路设计图以及擦c源代码
Internet/网络编程 显示ARP缓存信息.A R P高效运行的关键是由于每个主机上都有一个A R P高速缓存。这个高速缓存存放了最 近I n t e r n e t地址到硬件地址之间的映射记录。高速缓存中每一项的生存时间
显示ARP缓存信息.A R P高效运行的关键是由于每个主机上都有一个A R P高速缓存。这个高速缓存存放了最
近I n t e r n e t地址到硬件地址之间的映射记录。高速缓存中每一项的生存时间一般为2 0分钟,起
始时间从被创建时开始算起。 ...
文章/文档 高速数字频率综合器及声表脉压器件资料
高速数字频率综合器及声表脉压器件资料,原理介绍,器件说明。
VHDL/FPGA/Verilog D触发器的设计 主要用在时序电路中。 所用语言为Verilog HDL.
D触发器的设计
主要用在时序电路中。
所用语言为Verilog HDL.
邮电通讯系统 隆重推出NO.7信令系统(SS7)之国家标准(中文)—— NO7-2M高速信令链路(MTP部分)yd1125
隆重推出NO.7信令系统(SS7)之国家标准(中文)—— NO7-2M高速信令链路(MTP部分)yd1125
VHDL/FPGA/Verilog 16位高速加法器
16位高速加法器,采用verilog语言编写,已经成功仿真,能够运行
DSP编程 DSP与串行AD组成的高速并行数据采集系统
DSP与串行AD组成的高速并行数据采集系统,在这篇文章里详细介绍了DSP与串行AD组成的高速并行数据采集系统方法,希望能对大家有用
Java编程 高速UBB标签,转换引擎性能极高
高速UBB标签,转换引擎性能极高,对全文只扫描一遍,且和UBB标签的种类数量无关,因此可以任意添加新的UBB标签而不必担心性能会下降,容错性非常好