搜索结果
找到约 2,376 项符合
高速缓冲 的查询结果
按分类筛选
技术资料 高速CAN FD收发芯片
高速CAN FD收发芯片
技术资料 高速串行SERDES以及应用介绍
SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种时分多路复用(TDM)、点对点的通信技术,即在发送端多路低速并行信号被转换成高速串行信号,经过传输媒体(光缆或铜线),最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量,减少所需的传输信道和器 ...
技术资料 高速串行Serdes信号的眼图抖动测试
随着新研发单板上高速Serdes信号的增多,信号完整性测试显的越来越重要,本文档围绕Serdes信号的眼图抖动测试总结一些测试注意事项。新研发单板上高速Serdes信号速率高达2.45G,一些时钟信号上升/下降沿达到400ps左右,必然需要测量Serdes信号的眼图、抖动,在这里总结一些测试经验和注意事项。UBPG1单板上有如下几种高速数 ...
技术资料 Cadence高速电路板设计与仿真(第三版).pdf
Cadence高速电路板设计与仿真(第三版).pdf同教材
技术资料 PCB高速电路设计实践
很好的高速电路设计教程
技术资料 ISO11898-2 道路车辆-CAN第二部分 高速介质访问单元
1范围此部分定义了高速(发送速率高达1Mbps)介质访问单元(MAU)和一些介质依赖特性(基于IS08802-3),包括CAN的物理层;一种应用于道路车辆中的串行通信协议支持分布式实时控制和多路复用;2标准参考以下参考文档诊断这个文档的应用是独立的。对于数据参考,仅参考译文。对于未标日期的参考,参考最新的译文(包括任何修 ...
技术资料 TMS320C6455高速SRIO接口设计
TMS320C6455高速SRIO接口设计
技术资料 交换处理高速电路板设计的信号完整性问题
交换处理高速电路板设计的信号完整性问题
技术资料 基于FPGA的高速异步FIFO的设计与实现
基于FPGA的高速异步FIFO的设计与实现
技术资料 Allegro的高速AD电路设计
本文主要是以信号完整性理论(包括传输线理论)和电源完整性理论为基础,对“1.0GSPS高速解调电路板”进行分析、设计与仿真。首先在对传输线理论进行介绍的基础上,详细的分析了反射与串扰产生的原理,对数字系统的时序分析进行了阐述,并介绍了差分传输方式。然后对电源完整性理论进行阐述,引入了电源阻抗的概念,结合对 ...