搜索结果
找到约 21,218 项符合
高速电路接口 的查询结果
按分类筛选
软件设计/软件工程 由于微电子技术的高速发展
由于微电子技术的高速发展，由IC芯片构成的数字电子系统朝着规模大、体积小、速度快的方向飞速发展，而且发展速度越来越快。新器件的应用导致现代EDA设计的电路布局密度大，而且信号的频率也很高，随着高速器件的使用，高速DSP(数字信号处理) 系统设计会越来越多，处理高速DSP应用系统中的信号问题成为设计的重要问题，在这 ...
系统设计方案 高速的pcb设计注意的问题
高速的pcb设计注意的问题，在高频的电路设计中十分有用，注意到此可以减轻很多任务！
汇编语言 在设计硬件电路时
在设计硬件电路时，要充分利用实验仪上的接口芯片，如8051单片机、8255并行接口芯片、发光二极管（红、黄、绿各两个）。 设计或利用接口仪上已有的单脉冲发生器，但脉冲发生器产生的负脉冲来产生中断，进行模拟有急救车通过。 ...
技术管理 外围组件接口技术（Peripheral Component Interconnect PCI）是一种新型的高带宽、处理器无关的总线系统。它既可以作为中间层的总线也可以作为周边总线系统使用。与其他普通总
外围组件接口技术（Peripheral Component Interconnect PCI）是一种新型的高带宽、处理器无关的总线系统。它既可以作为中间层的总线也可以作为周边总线系统使用。与其他普通总线规范想对照，PCI 总线为高速I/O设备提供了更好的支持（比如图形适配器、网络接口控制器、磁盘控制器，等等）。现行的标准允许在33Mhz下使用64根 ...
系统设计方案 IDT7132/7142 是一种高速 2k×8 双端口静态 RAM
IDT7132/7142 是一种高速 2k×8 双端口静态 RAM，它拥有两套完全独立的
数据、地址和读写控制线。文中分析了双端口 RAM（DPRAM）的设计方案。并
以 IDT7132/7142 为例介绍了双端口 RAM 的时序、竞争和并行通讯接口设计以及
雷达仿真平台中的应用。 ...
微处理器开发 项目的研究内容是对硅微谐振式加速度计的数据采集电路开展研究工作。硅微谐振式加速度计敏感结构输出的是两路差分的频率信号
项目的研究内容是对硅微谐振式加速度计的数据采集电路开展研究工作。硅微谐振式加速度计敏感结构输出的是两路差分的频率信号，因此硅微谐振式加速度计数据采集电路完成的主要任务是测出两路频率信号的差值。测量要求是：实现10ms内对中心谐振频率为20kHz、标度因数为100Hz/g、量程为±50g、分辨率为1mg的硅微谐振式加速度计 ...
串口编程 项目的研究内容是对硅微谐振式加速度计的数据采集电路开展研究工作。硅微谐振式加速度计敏感结构输出的是两路差分的频率信号
项目的研究内容是对硅微谐振式加速度计的数据采集电路开展研究工作。硅微谐振式加速度计敏感结构输出的是两路差分的频率信号，因此硅微谐振式加速度计数据采集电路完成的主要任务是测出两路频率信号的差值。测量要求是：实现10ms内对中心谐振频率为20kHz、标度因数为100Hz/g、量程为±50g、分辨率为1mg的硅微谐振式加速度计 ...
VHDL/FPGA/Verilog 用verilog编写的高速8路并行dds模块
用verilog编写的高速8路并行dds模块，用于与高速da(1ghz或以上)接口产生任意频率正弦波，模块已经经过工程验证，用于产品中。
微处理器开发 三星ARM11系列芯片S3C6410开发板SMDK6400的全套电路
三星ARM11系列芯片S3C6410开发板SMDK6400的全套电路，包含核心板和接口板两部分
VHDL/FPGA/Verilog wishbone总线的VHDL源代码 wishbone适用于与FPGA中IP核的高速通信
wishbone总线的VHDL源代码
wishbone适用于与FPGA中IP核的高速通信，其接口简单，速度快 成为ip通信的主流