搜索：高速数字设计

系统设计方案  零中频宽带数字接收机方案的设计是目前硬件条件受到限制的情况下

零中频宽带数字接收机方案的设计是目前硬件条件受到限制的情况下，宽带中频(射频)信号接收方法中一个可行的实施方案。

https://www.eeworm.com/dl/678/263701.html

下载: 82

查看: 1043

系统设计方案  看重讨论了数字接收机中载波同步环的一种设计方法,详细分析了从模拟域到数字域的转化过程

看重讨论了数字接收机中载波同步环的一种设计方法,详细分析了从模拟域到数字域的转化过程，并以16QAM数字接收机载波同步环为例给出了相应的结论

https://www.eeworm.com/dl/678/263705.html

下载: 127

查看: 1062

系统设计方案  数字中频采样接收机的设计

数字中频采样接收机的设计，探讨了数字中频采样接收机的结构，时序同步与载波同步的算法。结合实际应用，对于数字中频采样接收机中的若干关键问题进行了较为深入的研究。

https://www.eeworm.com/dl/678/263707.html

下载: 178

查看: 1035

其他书籍  基于PCB 仿真的高速时钟电路设计研究

基于PCB 仿真的高速时钟电路设计研究，基于PCB 仿真的高速时钟电路设计研究。基于PCB 仿真的高速时钟电路设计研究

https://www.eeworm.com/dl/542/264588.html

下载: 57

查看: 1030

其他  数字图像课程设计报告：图像棋盘式进入界面。

数字图像课程设计报告：图像棋盘式进入界面。

https://www.eeworm.com/dl/534/264762.html

下载: 38

查看: 1020

其他  功能更加完善的基于vhdl的数字时钟设计有秒表

功能更加完善的基于vhdl的数字时钟设计有秒表，时钟，时期，闹钟的功能和整点报时，时间调整，日期调整，闹钟的设定、、、、、、、秒表有开始，暂停，清零等功能，且只有在暂停的情况下才能清零。

https://www.eeworm.com/dl/534/264936.html

下载: 194

查看: 1029

文章/文档  vhdl设计的简易数字钟

vhdl设计的简易数字钟，里面有报告的模板，设计思想，设计图，模块代码，简单易懂。

https://www.eeworm.com/dl/652/266452.html

下载: 46

查看: 1100

VHDL/FPGA/Verilog 基于Verilog HDL设计的多功能数字钟

基于Verilog HDL设计的多功能数字钟，有兴趣的

https://www.eeworm.com/dl/663/266762.html

下载: 122

查看: 1037

嵌入式/单片机编程  基于复杂可编程逻辑器件(CPLD)的120MHz高速A_D采集卡的设计

基于复杂可编程逻辑器件(CPLD)的120MHz高速A_D采集卡的设计

https://www.eeworm.com/dl/647/267021.html

下载: 181

查看: 1051

其他书籍  VLSI数字信号处理-设计与实现

VLSI数字信号处理-设计与实现，科学出版社

https://www.eeworm.com/dl/542/267714.html

下载: 66

查看: 1085

搜索结果

按分类筛选