搜索结果
找到约 3,508 项符合
高速异步FIFO 的查询结果
VHDL/FPGA/Verilog 用verilog语言在fpga中实现fifo功能！
用verilog语言在fpga中实现fifo功能！
其他 systemverilog编写的fifo例子
systemverilog编写的fifo例子
DSP编程 DSP, 三相交流异步电机控制程序, C语言, 空间矢量SPWM, 内含PI算法及三相桥开关控制
DSP, 三相交流异步电机控制程序, C语言, 空间矢量SPWM, 内含PI算法及三相桥开关控制
VHDL/FPGA/Verilog uart 通用异步接受机 编译环境为quartus
uart 通用异步接受机 编译环境为quartus
Linux/Unix编程 变频器开发基础程序,这个针对异步电机控制系统!
变频器开发基础程序,这个针对异步电机控制系统!
单片机开发 This program configures the external memory interface and CAN to receieve data in a FIFO buffer and
This program configures the external memory interface and CAN to receieve data in a FIFO buffer and store the data in XRAM. Meant to receive data from another CAN device.
单片机开发 89S52上实现51单片机的串口FIFO功能。即串口的收和发均采用了FIFO作为缓冲。相信这个程序有助于单片机的新手编写串口操作
89S52上实现51单片机的串口FIFO功能。即串口的收和发均采用了FIFO作为缓冲。相信这个程序有助于单片机的新手编写串口操作
邮电通讯系统 隆重推出NO.7信令系统(SS7)之国家标准（中文）—— NO7-2M高速信令链路(MTP部分)yd1125
隆重推出NO.7信令系统(SS7)之国家标准（中文）—— NO7-2M高速信令链路(MTP部分)yd1125
Java编程 smsbean短信平台 系统内部全部采用事件激发方式,所有工作线程都是由事件驱动模式,这样保证系统最大工作和效率在数据处理层和网关数据的传输调度上是采用异步,并行的处理模式,在最大程度上减 少IO操
smsbean短信平台
系统内部全部采用事件激发方式,所有工作线程都是由事件驱动模式,这样保证系统最大工作和效率在数据处理层和网关数据的传输调度上是采用异步,并行的处理模式,在最大程度上减 少IO操作对工作线程的影响,同时对数据库的采用批处理的模式,最大限度减少对数据库的IO操作。 ...
VHDL/FPGA/Verilog 用HDL语言编写的通用fifo源码
用HDL语言编写的通用fifo源码，通过对fifo的宽度和深度进行配置，可以产生我们所需要的fifo，还包括fifo的测试程序和仿真Makefile脚本