搜索结果

tms6000 API函数

SEED-DEC2812函数:一、 SEED-DEC2812 系统初始化函数二、 系统PIE 中断矢量表控制寄存器的操作函数.

一种具有功耗管理特性的DSP处理器的结构设计。该处理器采用4级流水线和增强型的哈佛并行系统结构及完善的时钟管理模块,提供了一种DSP处理器的集成设计。

德州仪器 (TI) 处理器几乎能满足您所能想到的各种应用需求。我们阵营强大的处理器系列拥有各种价位、性能及功耗的产品可供选择，能满足几乎任何数字电子设计的要求。利用 TI 广博的系统专业知识、针对外设设计的全方位支持以及随时可方便获得的全套软件与配套模拟组件，您能够实现无穷无尽的设计方案。德州仪器 2008 年第二 ...

 现实世界中有很多问题，它的机理较简单，用静态,线性或逻辑的方法即可建立模型，使用初等的数学方法，即可求解，我们称之为初等数学模型。本章主要介绍有关自然数，比例关系，状态转移，及量刚分析等建模例子，这些问题的巧妙的分析处理方法，可使读者达到举一反三，开拓思路，提高分析, 解决实际问题的能力。 在人 ...

　　高级FPGA设计结构、实现和优化 　　作者：（美）克里兹著，孟宪元译；出版社：机械工程出版社 　　学FPGA不一定需要开发板，自己学会modelsim仿真、写testbench，用PC机仿真就能有不少长进。这些都看完，剩下的就靠做项目自己领悟，再加上高手指点。 　　《高级FPGA设计：结构、实现也优化》以FPGA设计为主题， ...

      altera FPGA/CPLD高级篇(VHDL源代码)

　　电子发烧友网核心提示：医疗内窥镜的市场发展带来了各种挑战，例如，要求增强功能，更高的精度，更好的处理性能，以及更小的体积等。本文介绍Altera高级医疗内窥镜系统解决方案，它使用了1080p视频设计工作台、DSP 构建模块、参考设计，以及 Stratix® V、Cyclone® V 和 Arria® V FPGA 等。通过下文介绍， ...

        Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。这也就是说，既可以用电路的功能描述也可以用元器件和它们之 ...

高级FPGA教学实验指导书－逻辑设计部分