搜索：频率计设计 - 虫虫下载站

VHDL/FPGA/Verilog 基于VHDL的8位十进制频率计的详细设计。

基于VHDL的8位十进制频率计的详细设计。

https://www.eeworm.com/dl/663/273079.html

下载: 52

查看: 1100

单片机开发  简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块

简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块，并调试得到正确仿真结果，然后将各个功能模块组合起来。最后作整体仿真、下载，得到实物。由于采用纯数字硬件设计制作，稳定性、可靠性远 ...

https://www.eeworm.com/dl/648/273696.html

下载: 191

查看: 1080

单片机开发  该程序详细介绍了51实现的频率计的设计使用编程代码

该程序详细介绍了51实现的频率计的设计使用编程代码

https://www.eeworm.com/dl/648/283524.html

下载: 97

查看: 1043

VHDL/FPGA/Verilog 基于FPGA的数字频率计的设计

基于FPGA的数字频率计的设计，可测量从1hz到10000hz，误差在1hz以内，是EDA课程学习很好的实例。

https://www.eeworm.com/dl/663/283949.html

下载: 80

查看: 1118

单片机开发  基于单片机的频率计系统设计

基于单片机的频率计系统设计，真的很不错，大家快下啊！

https://www.eeworm.com/dl/648/288046.html

下载: 42

查看: 1058

单片机开发  基于单片机的频率计系统设计

基于单片机的频率计系统设计，真的很不错，大家快下啊！

https://www.eeworm.com/dl/648/288047.html

下载: 70

查看: 1052

单片机开发  基于单片机的频率计系统设计

基于单片机的频率计系统设计，真的很不错，大家快下啊！

https://www.eeworm.com/dl/648/288048.html

下载: 173

查看: 1072

VHDL/FPGA/Verilog 课程设计-数字频率计能够很好实现频率计功能

课程设计-数字频率计能够很好实现频率计功能

https://www.eeworm.com/dl/663/292070.html

下载: 47

查看: 1057

单片机开发  简易数字频率计题解.（ 1997年 B 题）编写与讲解人:田良(东南大学无线电系,2003年3月12日) 一）任务设计并制作一台数字显示的简易频率计。（二）要求 1.基本要求

简易数字频率计题解.（ 1997年 B 题）编写与讲解人:田良(东南大学无线电系,2003年3月12日) 一）任务设计并制作一台数字显示的简易频率计。（二）要求 1.基本要求 (1)频率测量 a.测量范围信号：方波、正弦波幅度：0.5V～5V[注] 频率：1Hz～1MHz b.测试误差≤0.1％ (2)周期测量 a.测量范围信号：方波、正弦波 ...

https://www.eeworm.com/dl/648/307072.html

下载: 170

查看: 1122

VHDL/FPGA/Verilog 基于高速串行BCD 码除法的数字频率计的设计

基于高速串行BCD 码除法的数字频率计的设计

https://www.eeworm.com/dl/663/313038.html

下载: 111

查看: 1070

搜索结果

按分类筛选

VHDL/FPGA/Verilog 基于VHDL的8位十进制频率计的详细设计。

单片机开发  简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块

单片机开发  该程序详细介绍了51实现的频率计的设计使用编程代码

VHDL/FPGA/Verilog 基于FPGA的数字频率计的设计

单片机开发  基于单片机的频率计系统设计

单片机开发  基于单片机的频率计系统设计

单片机开发  基于单片机的频率计系统设计

VHDL/FPGA/Verilog 课程设计-数字频率计能够很好实现频率计功能

单片机开发  简易数字频率计题解.（ 1997年 B 题）编写与讲解人:田良(东南大学无线电系,2003年3月12日) 一）任务设计并制作一台数字显示的简易频率计。（二）要求 1.基本要求

VHDL/FPGA/Verilog 基于高速串行BCD 码除法的数字频率计的设计