搜索结果
找到约 4,675 项符合
频率计数器 的查询结果
按分类筛选
VHDL/FPGA/Verilog [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][
[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序 ...
VHDL/FPGA/Verilog 课程设计-数字频率计 能够很好实现频率计功能
课程设计-数字频率计
能够很好实现频率计功能
单片机开发 ATmega8-Protues仿真之五 定时_计数器学习
ATmega8-Protues仿真之五 定时_计数器学习
单片机开发 此程序设计了一个多功能计数器
此程序设计了一个多功能计数器，能完成加、减、乘、除、开方、正弦、余弦等了功能。其开发开台是keil、proteus。
其他书籍 各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体
各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体存储器,多谐振荡器,单稳态触发器,CMOS门电路及集成施密特触发器,集成数模转换器(DAC),逐次渐进型模数转换器(ADC) ...
单片机开发 利用AT89S51单片机来制作一个手动计数器
利用AT89S51单片机来制作一个手动计数器，在AT89S51单片机的P3.7管脚接一个轻触开关，作为手动计数的按钮，用单片机的P2.0－P2.7接一个共阴数码管，作为00－99计数的个位数显示，用单片机的P0.0－P0.7接一个共阴数码管，作为00－99计数的十位数显示 ...
嵌入式/单片机编程 FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读
FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用
双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、
与写时钟同步的写有效（wren）和写数据（wr_data） 、与读时钟同步的读有效（rden）和读数据（rd_data）
为了实现正 ...
单片机开发 单片机测频程序 采用测频法和测周法进行等精度测量频率
单片机测频程序 采用测频法和测周法进行等精度测量频率，测频范围：20Hz到29kHz
VHDL/FPGA/Verilog 一个通用计数器的VHDL源代码,只要稍做修改
一个通用计数器的VHDL源代码,只要稍做修改，就可以实现各种进制的计数器。
通讯编程文档 这是关于频率估计的一篇难得的英文文献
这是关于频率估计的一篇难得的英文文献，值得一读。