搜索结果
找到约 25,636 项符合
频率源 的查询结果
按分类筛选
- 全部分类
- 技术资料 (97)
- VIP专区 (45)
- 学术论文 (40)
- 单片机编程 (28)
- 单片机开发 (22)
- 模拟电子 (15)
- 其他 (14)
- VHDL/FPGA/Verilog (12)
- matlab例程 (9)
- 电源技术 (8)
- 无线通信 (7)
- 可编程逻辑 (6)
- 其他 (6)
- 系统设计方案 (6)
- 教程资料 (5)
- 嵌入式/单片机编程 (5)
- 书籍源码 (4)
- 通信网络 (3)
- DSP编程 (3)
- 数学计算 (3)
- 技术书籍 (2)
- 行业应用文档 (2)
- 技术教程 (2)
- PCB相关 (2)
- 传感与控制 (2)
- 压缩解压 (2)
- 通讯/手机编程 (2)
- 软件设计/软件工程 (2)
- 文章/文档 (2)
- 其他嵌入式/单片机内容 (2)
- 其他书籍 (2)
- 电子元器件应用 (2)
- 软件 (2)
- 手册 (2)
- 源码 (2)
- 测试技术 (1)
- 汇编编程 (1)
- 单片机相关 (1)
- 多媒体处理 (1)
- 嵌入式综合 (1)
- ARM (1)
- 开发工具 (1)
- 测试测量 (1)
- 设计相关 (1)
- 电子书籍 (1)
- 微处理器开发 (1)
- 串口编程 (1)
- 驱动编程 (1)
- 汇编语言 (1)
- 3G开发 (1)
- 电子书籍 (1)
- 书籍 (1)
- 笔记 (1)
- 经验 (1)
教程资料 高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题
针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的\r\n新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利\r\n用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/ 30 k ...
教程资料 通过fpga产生时钟的VHDL源码
通过fpga产生时钟的VHDL源码,QII7.1下调试通过
教程资料 直接数字频率合成(Direct Digital Fraquency Synthesis,即DDFS
直接数字频率合成(Direct Digital Fraquency Synthesis,即DDFS,一般简称DDS)是从相位概念出发直接合成所需要波形的一种新的频率合成技术。
教程资料 ACTEL A3P StartKit FPGA开发全套文挡(含测试源码)
ACTEL A3P StartKit FPGA开发全套文挡(含测试源码)
教程资料 FPGA数字电子系统设计与开发实例导航光盘内附源码
FPGA数字电子系统设计与开发实例导航光盘内附源码
教程资料 基于FPGA+DDS的MSK数字调制源设计
基于FPGA+DDS的MSK数字调制源设计 通信中的DDS技术应用
教程资料 使用VHDL编写的频率的精确测量方法的代码
文档中给出了使用VHDL编写的频率的精确测量方法的代码,同时还有cPLD与e2rom等的接口代码
教程资料 采用FPGA模拟高动态GPS信号源中的C/A码产生器
本文:采用了FPGA方法来模拟高动态(Global Position System GPS)信号源中的C/A码产生器。C/A码在GPS中实现分址、卫星信号粗捕和精码(P码)引导捕获起着重要的作用,通过硬件描述语言VERILOG在ISE中实现电路生成,采用MODELSIM、SYNPLIFY工具分别进行仿真和综合。 ...
教程资料 fpga实现CAN总线控制器源码(含详细说明)
fpga实现CAN总线控制器源码,每个项目都有说明文件,介绍使用方法。