搜索结果
找到约 4,014 项符合
频率校准 的查询结果
VHDL/FPGA/Verilog [frequent.rar] - 等精度频率计的设计
[frequent.rar] - 等精度频率计的设计，已经在实验箱上运行的。
VHDL/FPGA/Verilog 用quartus6原理编辑方式写的简易频率计我自己的实验来的 保证能使请您认真查看谢谢
用quartus6原理编辑方式写的简易频率计我自己的实验来的 保证能使请您认真查看谢谢
VHDL/FPGA/Verilog 用QUARTUS编译通过的等精度频率计
用QUARTUS编译通过的等精度频率计，我错误，但有几个警告（不影响设计）。我的毕业设计啊！！！
VHDL/FPGA/Verilog 基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示
基于Verilog-HDL的硬件电路的实现 9.4 脉冲频率的测量与显示
数据库系统 关于瞬时频率分析的几篇文章
关于瞬时频率分析的几篇文章，是从维普和全文数据库中找的，可以大家参考啦
汇编语言 按照音符来设定频率和8253定时/计数器的延时时间。8253的CLK0接1MHz时钟
按照音符来设定频率和8253定时/计数器的延时时间。8253的CLK0接1MHz时钟，GATE0接＋5V，OUT0接8255的PA0,J1接喇叭，编程使计算机的数字键1、2、3、4、5、6、7作为电子琴按键，按下即发出相应的音阶。
要求：
(1)层以8255接八个开关K1~K8，做电子琴按键输入。
(2) 以8253控制扬声器，拨动不同的开关，发出相应的音阶。 ...
matlab例程 文章运用分级抽取和多相滤波的方法改进传统CIC滤波器的结构,降低了系统工作频率,运用幅度改进函数(ACF)和外加级联余弦预滤波器的技术改进了滤波器频率响应,提出了一种高效的算法结构,改善了通带损耗,增
文章运用分级抽取和多相滤波的方法改进传统CIC滤波器的结构,降低了系统工作频率,运用幅度改进函数(ACF)和外加级联余弦预滤波器的技术改进了滤波器频率响应,提出了一种高效的算法结构,改善了通带损耗,增大了阻带衰减,对CIC滤波器的实际应用和深入研究有着现实意义。 ...
交通/航空行业 用于分析和统计码头集装箱装卸设备前20条发生频率最高的报警信息
用于分析和统计码头集装箱装卸设备前20条发生频率最高的报警信息，以便对设备进行相关的分析。
其他 直接数字频率合成器中相位累加杂散
直接数字频率合成器中相位累加杂散，幅度量化杂散及DAC非线性杂散的功率谱密度曲线频谱图
汇编语言 2.5GHz智频率计
2.5GHz智频率计