搜索结果

找到约 13,346 项符合 频率实验 的查询结果

VHDL/FPGA/Verilog 一个有效位为4位的十进制的数字频率计,VHDL语言编写

一个有效位为4位的十进制的数字频率计,VHDL语言编写,已在硬件实验箱上实验通过。
https://www.eeworm.com/dl/663/214737.html
下载: 141
查看: 1106

DSP编程 数字I/O实验主要完成的功能: 在此实验中

数字I/O实验主要完成的功能: 在此实验中,SEED-DEC5416 首选进行初始化,包括对外设 UART、本身频率的设定及一些状态区的初始化。然后等待 SEED-MMI5402 发送命令;SEED-DEC5416 响应交通灯自动模式、交通灯手动手动模式、交通灯东西通、交通灯南北通、及交通灯的禁行与夜间模式的操作命令。同时还响应,对 SEED-DEC5416 ...
https://www.eeworm.com/dl/516/224599.html
下载: 195
查看: 1026

单片机开发 c8051f020的pca频率输出

c8051f020的pca频率输出,针对c8051f020的实验系统
https://www.eeworm.com/dl/648/226794.html
下载: 142
查看: 1024

其他嵌入式/单片机内容 数字音频实验测试工程

数字音频实验测试工程,程序演示了通过I2C 总线对 TLV320AIC23 芯片的控制,各种音频环路,多种采样频率,DMA 音频采集和输出等 测试。程序中有详尽的说明。TLV320AIC23 的控制HDL模块Freedev_aic23 的7 号 寄存器提供了读和写两个端口,分别连接到数字音频芯片的AD 和DA 通道,每次可 读出和写入一个32 位宽的数据,分别是 ...
https://www.eeworm.com/dl/687/233964.html
下载: 138
查看: 1095

文章/文档 xilinx的时序约束实验

xilinx的时序约束实验,通过阅读本文档,你可以用全局时序约束来轻松提高已有的项目的系统时钟频率,同时你还可以用映射后静态时序报告以及布局布线后静态时序报告来分析你的设计性能
https://www.eeworm.com/dl/652/240829.html
下载: 160
查看: 1169

其他 通过8253产生不同的频率信号

通过8253产生不同的频率信号,使PC机成为简易电子琴的实验的原理和程序。
https://www.eeworm.com/dl/534/262375.html
下载: 33
查看: 1071

VHDL/FPGA/Verilog xilinx实现4位频率计

xilinx实现4位频率计,可测量从1HZ到9999HZ的频率信号,并将被测的信号频率输出显示到实验仪的数码管上。
https://www.eeworm.com/dl/663/265642.html
下载: 156
查看: 1079

文章/文档 在空间分立点加时间周期信号控制时空混沌,以一维非线性漂移波方程为模型 ,讨论了其时空混沌运动的控制.研究表明 ,通过在空间分立点加上自然频率的时间周期信号 ,可以控制时空混沌运动.这种方法较之在连续空

在空间分立点加时间周期信号控制时空混沌,以一维非线性漂移波方程为模型 ,讨论了其时空混沌运动的控制.研究表明 ,通过在空间分立点加上自然频率的时间周期信号 ,可以控制时空混沌运动.这种方法较之在连续空间加周期信号的方法 ,在有些系统中 ,实验上更容易实现 ...
https://www.eeworm.com/dl/652/282893.html
下载: 149
查看: 1070

其他嵌入式/单片机内容 利用VHDL语言写的0到100MHZ频率计

利用VHDL语言写的0到100MHZ频率计,只通过仿真,未在实验台验证,仅供参考
https://www.eeworm.com/dl/687/305757.html
下载: 90
查看: 1020

matlab例程 实验内容 信号与系统试验报告 自己的作业 1.设有两个信号: 要求x(t)和h(t)采样形成离散序列

实验内容 信号与系统试验报告 自己的作业 1.设有两个信号: 要求x(t)和h(t)采样形成离散序列, 参数选择如下: 采样率Δ=4ms, 频率f=30Hz, a=2f2ln(M), M=2.5 在MATLAB下实现连续信号离散化, 并绘制出离散形式的信号波形。 ...
https://www.eeworm.com/dl/665/307940.html
下载: 152
查看: 1042