搜索结果
找到约 1,137 项符合
零 的查询结果
按分类筛选
- 全部分类
- 技术资料 (151)
- 单片机编程 (89)
- 学术论文 (75)
- matlab例程 (61)
- 单片机开发 (57)
- VHDL/FPGA/Verilog (56)
- 其他 (46)
- 电源技术 (40)
- 压缩解压 (31)
- 其他书籍 (30)
- VIP专区 (28)
- 技术书籍 (20)
- 汇编语言 (20)
- Java编程 (18)
- 系统设计方案 (16)
- 通讯/手机编程 (15)
- 模拟电子 (14)
- 源码 (14)
- 技术教程 (13)
- VC书籍 (13)
- 数学计算 (13)
- 数据结构 (12)
- 电子书籍 (12)
- 嵌入式综合 (11)
- 测试测量 (11)
- 软件设计/软件工程 (10)
- 可编程逻辑 (9)
- 文章/文档 (9)
- DSP编程 (9)
- 数值算法/人工智能 (9)
- 嵌入式/单片机编程 (8)
- 文件格式 (8)
- 书籍 (8)
- 书籍源码 (7)
- Linux/Unix编程 (7)
- 无线通信 (6)
- SQL Server (6)
- 传感与控制 (5)
- 网络 (5)
- 人工智能/神经网络 (5)
- STM32 (4)
- 其他文档 (4)
- PCB相关 (4)
- 开发工具 (4)
- 其他行业 (4)
- 百货/超市行业 (4)
- 电子书籍 (4)
- 设计相关 (4)
- 论文 (4)
- EDA (3)
- 单片机相关 (3)
- 教程资料 (3)
- C/C++语言编程 (3)
- Java书籍 (3)
- 其他嵌入式/单片机内容 (3)
- 编辑器/阅读器 (3)
- *行业应用 (3)
- 传真(Fax)编程 (3)
- Jsp/Servlet (3)
- Delphi控件源码 (3)
- Matlab (3)
- 教程 (3)
- C语言 (2)
- 其他 (2)
- 行业应用文档 (2)
- 电机控制 (2)
- 通信网络 (2)
- 机械电子 (2)
- 工控技术 (2)
- 电子元器件应用 (2)
- 多国语言处理 (2)
- 通讯编程文档 (2)
- Delphi/CppBuilder (2)
- 并行计算 (2)
- VxWorks (2)
- 操作系统开发 (2)
- 邮电通讯系统 (2)
- 语音压缩 (2)
- 技术管理 (2)
- 驱动编程 (2)
- 教育系统应用 (2)
- FlashMX/Flex源码 (2)
- VHDL/Verilog/EDA源码 (2)
- 单片机 (2)
- 经验 (2)
- 笔记 (2)
- 单片机 (1)
- 实用电子技术 (1)
- 软件下载 (1)
- 教程资料 (1)
- CAM (1)
- 实用工具 (1)
- 接口技术 (1)
- EDA相关 (1)
- 源码/资料 (1)
- 其他数据库 (1)
- 企业管理 (1)
- uCOS (1)
- 行业发展研究 (1)
- 磁盘编程 (1)
系统设计方案 Linux From Scratch
Linux From Scratch,Linux定制从零开始
uCOS 当手指或笔触摸屏幕时
当手指或笔触摸屏幕时,平常相互绝缘的两层导电层就在触摸
点位置有了一个接触,因其中一面导电层接通X轴方向的5V均匀电压场(图a)
,使得检测层的电压由零变为非零,控制器侦测到这个接通后,进行A/D转换
,并将得到的电压值与5V相比即可得触摸点的X轴坐标为(原点在靠近接地点
的那端):Xi=Lx*Vi / V(即分压原理)同理 ...
数值算法/人工智能 该软件采用Matlab6.0语言编写的
该软件采用Matlab6.0语言编写的,,运环境为Windows XP操作系统。该软件包括一个主程序和四个子程序,这四个子程序分别完成了数据库模块、清零模块、特征提取模块、分类识别模块功能。
通讯/手机编程 卷积码的Viterbi译码算法仿真程序 要求:递归卷积码
卷积码的Viterbi译码算法仿真程序
要求:递归卷积码,归零处理
压缩解压 本程序实现了一个Embedded Zerotree Wavelet Codec
本程序实现了一个Embedded Zerotree Wavelet Codec,对图像进行嵌入式零树编码的小波压缩。
数学计算 高分辨率要求系统具有大的带宽
高分辨率要求系统具有大的带宽,瞬时带宽的增加必将提高系统对硬件的要求,本文采用方便灵活的步进频率波形信号。脉间频率步进波形通过子脉冲载频的步进变化来获得大的有效带宽,使成像具有高分辨率,采用加窗和补零方法提高信噪比,但该信号对目标径向速度非常敏感。采用补零方法提高距离取样分辨率,使距离像细化,并用公 ...
VHDL/FPGA/Verilog 基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计&
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219数码管显示芯片、4X4矩阵键盘、TDA2822功放芯片及扬声器等实现了《电子线路设计&#8226 测试&#8226 实验》课程中多功能数字钟实验所要求的所有功能和其它一些扩展功能。包括:基本功能——以数字形式显示时、分、秒的时间,小时计数器为同步24进制,可手 ...
压缩解压 介绍EZW编解码算法的全部代码
介绍EZW编解码算法的全部代码,该源代码包含有6个文件:
EZW.H - EZW编码器头文件
EZW.C - EZW编码器文件
MATRIX2D.H MATRIX2D.C - 编码器数据结果定义和数据操作
FIFO.H FIFO.C - 扫描方式定义:先入先出原则
LIST.H LIST.C - 零树结构定义和操作
UNEZW.C - EZW解码器 ...
VHDL/FPGA/Verilog 本文设计的数字钟具有以下特点: 1、具有时、分、秒计数显示功能
本文设计的数字钟具有以下特点:
1、具有时、分、秒计数显示功能,以二十四小时循环计时。
2、具有清零,调节小时,分钟的功能。
3、具有整点报时同时LED灯花样显示的功能。
VHDL/FPGA/Verilog (1)具有时、分、秒计数显示功能
(1)具有时、分、秒计数显示功能,小时为24进制,分钟和秒为60进制。
(2)可以根据需要设置复位、清零、置位等功能。