搜索结果

找到约 396 项符合 零件 的查询结果

单片机开发 华硕电脑pcb设计规范

华硕电脑pcb设计规范,内部资料, PCB Layout Rule Rev1.70, 規範內容如附件所示, 其中分為: (1) ”PCB LAYOUT 基本規範”:為R&D Layout時必須遵守的事項, 否則SMT,DIP,裁板時無法生產. (2) “錫偷LAYOUT RULE建議規範”: 加適合的錫偷可降低短路及錫球. (3) “PCB LAYOUT 建議規範”:為製造單位為提高量產良率,建議R&D在de ...
https://www.eeworm.com/dl/648/397193.html
下载: 162
查看: 1108

技术资料 usb-tools.rar

mst方案芯片升级USB工具,内包含整个ORCAD原理图及PADS原理图及零件BOM清单,有需要的可以下载参考。
https://www.eeworm.com/dl/905012.html
下载: 1
查看: 8755

技术书籍 数控加工中心操作与编程实训教程_何平

本书介绍了数控加工中心实训的相关内容,从数控加工工艺分析、编程指令、计算机自动编程,到机床的实际操作训练,以典型零件的工艺分析和编程为重点,既强调了实际加工训练,又具有很强的数控实训的可操作性。内容包括数控加工基础知识,加工中心编程基础,加工中心的操作基础,二维零件的手工编程与仿真练习,Mastercam ...
https://www.eeworm.com/dl/537/36791.html
下载: 187
查看: 1093

书籍源码 cut.c 给定一块宽度为W的矩形板

cut.c 给定一块宽度为W的矩形板,矩形板的高度不受限制。现需要从板上分别切割出n个高度为hi,宽度为wi的矩形零件。切割的规则是零件的高度方向与矩形板的高度方向保持一致。问如何切割使得所使用的矩形板的高度h最小?
https://www.eeworm.com/dl/532/237421.html
下载: 121
查看: 1078

数学计算 给定一块宽度为W的矩形板

给定一块宽度为W的矩形板,矩形板的高度不受限制。现需要从板上分别切割出n个高度为hi,宽度为wi的矩形零件。切割的规则是零件的高度方向与矩形板的高度方向保持一致。问如何切割使得所使用的矩形板的高度h最小? 里面附有详细报告 ...
https://www.eeworm.com/dl/641/292973.html
下载: 30
查看: 1115

应用设计 CA1050型货车主减速器的装配图

型货车主减速器的装配图,可用于课程设计毕业设计参考,内附全套CAD零件图,装配图
https://www.eeworm.com/dl/517455.html
下载: 1
查看: 226

技术资料 阻容降压(RC限流)电路经典

家电控制板中非常流行的阻容降压电源电路,注意选择零件和PCB布线,可过认证的经典电路。欢迎下载。
https://www.eeworm.com/dl/847239.html
下载: 7
查看: 449

技术书籍 华硕内部的PCB设计规范

确保产品之制造性, R&D在设计阶段必须遵循Layout相关规范, 以利制造单位能顺利生产, 确保产品良率, 降低因设计而重工之浪费. “PCB Layout Rule” Rev1.60 (发文字号: MT-8-2-0029)发文后, 尚有订定不足之处, 经补充修正成“PCB Layout Rule” Rev1.70. PCB Layout Rule Rev1.70, 规范内容如附件所示, 其中分为: (1) ” ...
https://www.eeworm.com/dl/537/12652.html
下载: 87
查看: 1092

教程资料 Allegro FPGA System Planner中文介绍

  完整性高的FPGA-PCB系统化协同设计工具   Cadence OrCAD and Allegro FPGA System Planner便可满足较复杂的设计及在设计初级产生最佳的I/O引脚规划,并可透过FSP做系统化的设计规划,同时整合logic、schematic、PCB同步规划单个或多个FPGA pin的最佳化及layout placement,借由整合式的界面以减少重复在design及P ...
https://www.eeworm.com/dl/cadence/doc/36668.html
下载: 157
查看: 1230

可编程逻辑 Allegro FPGA System Planner中文介绍

  完整性高的FPGA-PCB系统化协同设计工具   Cadence OrCAD and Allegro FPGA System Planner便可满足较复杂的设计及在设计初级产生最佳的I/O引脚规划,并可透过FSP做系统化的设计规划,同时整合logic、schematic、PCB同步规划单个或多个FPGA pin的最佳化及layout placement,借由整合式的界面以减少重复在design及P ...
https://www.eeworm.com/dl/kbcluoji/38902.html
下载: 57
查看: 1207