搜索结果
找到约 32,579 项符合
集成算法 的查询结果
按分类筛选
- 全部分类
- 学术论文 (77)
- 技术资料 (29)
- 单片机编程 (14)
- 人工智能/神经网络 (11)
- VIP专区 (11)
- DSP编程 (5)
- matlab例程 (4)
- 其他书籍 (3)
- 精品软件 (3)
- 加密解密 (2)
- VC书籍 (2)
- 其他 (2)
- Java编程 (2)
- 通讯编程文档 (2)
- 数学计算 (2)
- 易语言编程 (2)
- 技术书籍 (1)
- 教程资料 (1)
- 嵌入式综合 (1)
- 开发工具 (1)
- 工控技术 (1)
- 测试测量 (1)
- 书籍源码 (1)
- 单片机开发 (1)
- 生物技术 (1)
- 压缩解压 (1)
- 数据结构 (1)
- 操作系统开发 (1)
- VHDL/FPGA/Verilog (1)
- 编译器/解释器 (1)
- 电子书籍 (1)
- 手册 (1)
- 教程 (1)
学术论文 WCDMA多用户检测算法的研究和下行链路解复用技术的FPGA实现
本文首先在介绍多用户检测技术的原理以及系统模型的基础上，对比分析了几种多用户检测算法的性能，给出了算法选择的依据。为了同时克服多址干扰和多径干扰，给出了融合多用户检测与分集合并技术的接收机结构。 接着，针对WCDMA反向链路信道结构，介绍了扩频使用的OVSF码和扰码，分析了扰码的延时自相关特性和互相关特性，指 ...
学术论文 WCDMA系统功率控制与发射分集算法FPGA实现研究
该文为WCDMA系统功率控制环路与闭环发射分集算法FPGA实现研究.主要内容包括功率控制算法与闭环发射分集算法的分析与讨论,在分析讨论的基础上进行了FPGA实现方案的设计以及系统的实现.另外在文中还介绍了可编程器件方面的常识、FPGA的设计流程以及同步电路设计方面的有关技术. ...
学术论文 采用FPGA实现信号处理算法的研究及实验平台的建立
该文针对复杂信号实时处理的困难,提出了采用FPGA来实现信号处理的方法,并根据系统需要设计了一个嵌入式实验平台.根据FPGA实现信号处理的关键点:设计合理的FPGA结构,体现算法的并行性和流水性,论文着重分析了用FPGA实现阵列结构处理的具体方法和实现过程.论文从分析算法的并行度入手,提出用相关图方法直观反映算法的相关性, ...
学术论文 基于FPGA的3DES算法IPCORE设计
加密算法一直在信息安全领域起着极其重要的作用,它直接影响着国家的安全和发展.随着计算机技术的飞速发展,原有的数据加密标准(DES)已不能满足人们的保密要求.在未来的20年内,高级数据加密标准(AES)将替代DES成为新的数据加密标准.在不对原有应用系统作大的改动的情况下,3-DES算法有了很大的生存空间.该文介绍了DES和3-DES算 ...
汇编编程 义隆单片机应用算法例子
义隆单片机应用算法例子,有加减X除，欢迎交流
学术论文 基于FPGA的可编程控制器现场集成技术应用研究
传统PLC使用时会出现一些问题，如程序死循环、程序跑飞、需要庞大的编译系统作支持和不能实现精确位置控制等等；而发展到OPENPLC后，这些问题依然存在。为了更好地解决这些问题，本文提出一种全新的可编程控制器现场集成技术，用FPGA来实现PLC的功能，抛弃传统PLC“程序”的概念，以“硬件线路”来实现控制功能，不论在经济 ...
学术论文 基于FPGA的数字化通用PWM控制器设计
如今电力电子电路的控制旨在实现高频开关的计算机控制，并向着更高频率、更低损耗和全数字化的方向发展。现场可编程门阵列器件(FieldProgrammableGateArrays)是近年来崭露头角的一类新型集成电路，它具有简洁、经济、高速度、低功耗等优势，又具有全集成化、适用性强，便于开发和维护(升级)等显著优点。与单片机和DSP相比， ...
学术论文 FPGA自动布局布线算法
微电子技术的发展，特别是可编程逻辑器件的产生加速了电子设计技术的发展，现代电子设计技术的核心日趋转向基于计算机的电子设计自动化技术，即EDA技术。EDA技术采用的自顶向下设计流程代替了原有的自下而上设计流程，缩短了集成电路的开发周期，节省了开发费用，促进了集成电路的发展。布局布线是计算机设计自动化的一个重 ...
学术论文 Turbo乘积码的译码算法及FPGA实现
在信道编码的发展进程中，编码研究人员一直致力于追寻性能尽可能的接近Shannon极限，且译码复杂度较低的信道编码方案。1993年Berrou等提出了Turbo码，这种码在接近香农极限的低信噪比下仍能够获得较低的误码率，它的出现在编码界引起了广泛的关注，并成为编码研究领域最新的发展方向之一。但Turbo码也有其缺点，由于交织器 ...
学术论文 高速Viterbi译码器的FPGA实现
本文提出了一种高速Viterbi译码器的FPGA实现方案。这种Viterbi译码器的设计方案既可以制成高性能的单片差错控制器，也可以集成到大规模ASIC通信芯片中，作为全数字接收的一部分。 本文所设计的Viterbi译码器采用了基四算法，与基二算法相比，其译码速率在理论上约提升一倍。加一比一选单元是Viterbi译码器最主要的瓶颈所在 ...