搜索：集成模块设计

VHDL/FPGA/Verilog 实用VHDL教程,书中内容包括:了解数字集成电路的结构特点掌握常用EDA工具的基本使用方法掌握VHDL的基本语法和主要编程要点掌握常用数字单元电路的VHDL设计了解数字集成系统的基本设

实用VHDL教程,书中内容包括:了解数字集成电路的结构特点掌握常用EDA工具的基本使用方法掌握VHDL的基本语法和主要编程要点掌握常用数字单元电路的VHDL设计了解数字集成系统的基本设计方法

https://www.eeworm.com/dl/663/323142.html

下载: 113

查看: 1074

DSP编程  论文设计了基于高性能通用DSP TMS320C64x的HDTV视频解码程序。该解码程序针对C64的特殊架构做了多方面的优化。特别是对变长解码、IDCT和运动补偿三个关键模块人工编写了汇编语言程

论文设计了基于高性能通用DSP TMS320C64x的HDTV视频解码程序。该解码程序针对C64的特殊架构做了多方面的优化。特别是对变长解码、IDCT和运动补偿三个关键模块人工编写了汇编语言程序、调整了流水线操作。经过优化，显著提高了解码效率。通过软件仿真可以得出如下重要结论：1）进行人工汇编优化之后的程序效率相比于仅仅 ...

https://www.eeworm.com/dl/516/323305.html

下载: 38

查看: 1078

文章/文档  这个主要作为参考设计,包含了详细的功能模块规划设计

这个主要作为参考设计,包含了详细的功能模块规划设计

https://www.eeworm.com/dl/652/323518.html

下载: 172

查看: 1026

软件设计/软件工程  SOPC是Altera公司提出的一种灵活、高效的片上系统设计方案,它可以有选择地将处理器、存储器、I/O等系统设计需要的组件集成到一个PLD器件上。在SOPC设计中可方便地加入用户自定义逻辑。该文简要

SOPC是Altera公司提出的一种灵活、高效的片上系统设计方案,它可以有选择地将处理器、存储器、I/O等系统设计需要的组件集成到一个PLD器件上。在SOPC设计中可方便地加入用户自定义逻辑。该文简要介绍了SOPC设计架构,然后通过一个实例,详细介绍了嵌入式系统中SOPC设计的实现方法和效果。 ...

https://www.eeworm.com/dl/684/323723.html

下载: 29

查看: 1117

软件设计/软件工程  包含全套软件工程文档,包括操作手册,测试分析报告,测试计划,概要设计说明书,开发进度月报,可靠性研究报告,模块开发卷宗,软件需求说明书,数据库设计说明书,数据要求说明书,文件给制实施规定的实例,详细设

包含全套软件工程文档,包括操作手册,测试分析报告,测试计划,概要设计说明书,开发进度月报,可靠性研究报告,模块开发卷宗,软件需求说明书,数据库设计说明书,数据要求说明书,文件给制实施规定的实例,详细设计说明书,项目开发计划项目开发总结报告,用户手册等 ...

https://www.eeworm.com/dl/684/323804.html

下载: 144

查看: 1267

单片机开发  单片机实验开发板设计（包含各模块C程序）该程序包含有：液晶、24C02、LED、键盘扫描等。

单片机实验开发板设计（包含各模块C程序）该程序包含有：液晶、24C02、LED、键盘扫描等。

https://www.eeworm.com/dl/648/327661.html

下载: 27

查看: 1067

VHDL/FPGA/Verilog 1．6个数码管动态扫描显示驱动 2．按键模式选择(时分秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹

1．6个数码管动态扫描显示驱动 2．按键模式选择(时\分\秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、动态扫描显示驱动模块、顶层模块。要求有闹钟定闹功能，时、分定闹即可，无需时、分、秒定闹。要求使用实验箱左下角的6个动态数码管(DS6 A~DS1A)显示时、分、秒；要求模 ...

https://www.eeworm.com/dl/663/327830.html

下载: 193

查看: 1315

嵌入式/单片机编程  用硬件描述语言(或混合原理图)设计模24计数器模块、4-7显示译码模块、顶层模块。

用硬件描述语言(或混合原理图)设计模24计数器模块、4-7显示译码模块、顶层模块。

https://www.eeworm.com/dl/647/327832.html

下载: 26

查看: 1078

VHDL/FPGA/Verilog 1．6个数码管静态显示驱动 2．按键模式选择(时分秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个

1．6个数码管静态显示驱动 2．按键模式选择(时\分\秒)与调整控制 3．用硬件描述语言(或混合原理图)设计时、分、秒计数器模块、按键控制状态机模块、显示译码模块、顶层模块。要求使用实验箱右下角的6个静态数码管(DS8C, DS7C, DS4B, DS3B, DS2B, DS1B)显示时、分、秒；要求模式按键和调整按键信号都取自经过防抖处理后的按 ...

https://www.eeworm.com/dl/663/327835.html

下载: 198

查看: 1321

操作系统开发  操作系统模拟Shell课程设计源码模拟linux系统的shell模块功能

操作系统模拟Shell课程设计源码模拟linux系统的shell模块功能

https://www.eeworm.com/dl/531/327950.html

下载: 59

查看: 1060

搜索结果

按分类筛选