搜索结果

找到约 1,724 项符合 除噪 的查询结果

VHDL/FPGA/Verilog 这是一个简单的除法器(32bit/16bit),采用移位相减法

这是一个简单的除法器(32bit/16bit),采用移位相减法
https://www.eeworm.com/dl/663/364881.html
下载: 175
查看: 1092

VC书籍 基于小波变换的图像降噪.pdf

基于小波变换的图像降噪.pdf
https://www.eeworm.com/dl/686/364911.html
下载: 161
查看: 1058

其他 研究利用RLS算法自适应均衡器纠正存在加性白噪声的信道的畸变。讨论特征值扩散度 对学习曲线的影响。 比较RLS算法和LMS算法在不同信噪比情况下的学习曲线。

研究利用RLS算法自适应均衡器纠正存在加性白噪声的信道的畸变。讨论特征值扩散度 对学习曲线的影响。 比较RLS算法和LMS算法在不同信噪比情况下的学习曲线。
https://www.eeworm.com/dl/534/365366.html
下载: 55
查看: 1295

matlab例程 关于8PSK解的信噪比和调误码率的仿真程序

关于8PSK解的信噪比和调误码率的仿真程序
https://www.eeworm.com/dl/665/366155.html
下载: 102
查看: 1060

其他 传统双话筒降噪应用中

传统双话筒降噪应用中,要求采用定向话筒对抗话音串扰问题,并且语音损伤较大,采用抗交叉串绕算法后,仅噪声被抵消,语音信号被保留。分为两个阶段,第一阶段,学习环境,第二阶段,抵消噪声。
https://www.eeworm.com/dl/534/366794.html
下载: 179
查看: 1039

matlab例程 图像双边去噪的matlab代码

图像双边去噪的matlab代码,是当今主流的效果好而且速度快的去噪方法
https://www.eeworm.com/dl/665/367552.html
下载: 95
查看: 1055

VHDL/FPGA/Verilog 除法器

除法器
https://www.eeworm.com/dl/663/368467.html
下载: 97
查看: 1055

VHDL/FPGA/Verilog 精通verilog HDL语言编程源码之4--常用除法器设计

精通verilog HDL语言编程源码之4--常用除法器设计
https://www.eeworm.com/dl/663/369657.html
下载: 183
查看: 1053

VHDL/FPGA/Verilog 除法器实验 verilog CPLD EPM1270 源代码

除法器实验 verilog CPLD EPM1270 源代码
https://www.eeworm.com/dl/663/370391.html
下载: 199
查看: 1052

VC书籍 实现一个具有加、减、乘、除功能的简单的计算器

实现一个具有加、减、乘、除功能的简单的计算器,c语言实现
https://www.eeworm.com/dl/686/370535.html
下载: 52
查看: 1084