搜索结果
找到约 1,925 项符合
降采样 的查询结果
按分类筛选
VHDL/FPGA/Verilog 基于VHDL语言的A/D采样控制程序
基于VHDL语言的A/D采样控制程序,程序采用状态机实现的
VHDL/FPGA/Verilog 8.4 ADC0809接口电路及程序设计 ADC0808/ADC0809资料; 基于VerilogHDL的ADC0809采样控制器设计; 基于VHDL语言的A_D采样控制器设计。
8.4 ADC0809接口电路及程序设计
ADC0808/ADC0809资料;
基于VerilogHDL的ADC0809采样控制器设计;
基于VHDL语言的A_D采样控制器设计。
文章/文档 PE&RS论文 介绍了植被、斜坡、以及Lidar采样角度对DEM精度的影响
PE&RS论文
介绍了植被、斜坡、以及Lidar采样角度对DEM精度的影响
Linux/Unix编程 才恢复搞活价格会降国际化vhjgjhghj 行程过大法官
才恢复搞活价格会降国际化vhjgjhghj 行程过大法官
matlab例程 matlab仿真通过的降噪程序
matlab仿真通过的降噪程序,提供c语言实现的各种降噪算法。还包括对椒盐噪声有很好抑制作用的一组新算法。
系统设计方案 关于微机保护算法的研究.微机保护的算法把输入量的若干点采样值按照一定的数学式进行计算
关于微机保护算法的研究.微机保护的算法把输入量的若干点采样值按照一定的数学式进行计算,得到某些电参数的量值,然后将它与定值进行比较、判断的算法
matlab例程 在小波变换中基于模极大值降噪算法的子程序
在小波变换中基于模极大值降噪算法的子程序
VHDL/FPGA/Verilog 实现低通采样功能的vhdl代码
实现低通采样功能的vhdl代码,可在quartus里运行。
DSP编程 滤波器采样频率为600Hz
滤波器采样频率为600Hz ,截止频率100Hz 的10阶低通滤波器。并用汇编语言设计一个实现上面要求的FIR 滤波器
(2)要求设计滤波器采样频率为8000Hz ,截止频率500Hz 的40阶低通滤波器。用C语言设计一个实现上面要求的FIR 滤波器
电子书籍 应用并行多数据采集通道复用技术实现高速实时采样系统_英文_
应用并行多数据采集通道复用技术实现高速实时采样系统_英文_