搜索：锁相环PLL中的PFD功能实现

教程资料  编码器倍频、鉴相电路在FPGA中的实现

编码器倍频、鉴相电路在FPGA中的实现

https://www.eeworm.com/dl/fpga/doc/32096.html

下载: 176

查看: 1111

教程资料  MATLAB在FPGA中的应用电子书

MATLAB及其在FPGA中的应用（第2版）本书紧密结合作者在MATIAB和FPGA应用领域中的实际经验，讲述了MATIAB的基本使用方法及其在FPGA设计中的应用。书中略去对MATIAB和FPGA的一般性介绍，以大量设计实例为切入点，将MATIAB强大的数值计算和算法仿真功能与当今电子设计领域快速发展的FPGA设计技术相结合，重点讲述了FPGA设计中 ...

https://www.eeworm.com/dl/fpga/doc/32490.html

下载: 29

查看: 1109

教程资料  Xilinx FPGA全局时钟资源的使用方法

目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...

https://www.eeworm.com/dl/fpga/doc/32677.html

下载: 44

查看: 1164

教程资料  基于FPGA的全数字锁相环路的设计

介绍了应用VHDL技术设计嵌入式全数字锁相环路的方法。详细描述了其工作原理和设计思想，并用可编程逻辑器件FPGA加以实面。

https://www.eeworm.com/dl/fpga/doc/32715.html

下载: 40

查看: 1081

通信网络  一种软件无线电与认知引擎的接口实现方法

为了研制一种锁定时间短、相位噪声低、杂散抑制度高的频率合成技术，采用了直接数字式频率合成器（DDS）驱动锁相环（PLL）的结构。该频率合成器综合了DDS频率转换速度快、频率分辨率高和PLL输出频带宽、输出杂散低的优点。基于该结构研制实现了输出频率范围为700～800 MHz的宽带频率合成器，实验结果表明该频率合成器扫描模 ...

https://www.eeworm.com/dl/564/32823.html

下载: 115

查看: 1043

C/C++语言编程  基于MATLAB的PLL仿真程序

二阶锁相环的仿真

https://www.eeworm.com/dl/503/37309.html

下载: 112

查看: 1077

可编程逻辑  编码器倍频、鉴相电路在FPGA中的实现

编码器倍频、鉴相电路在FPGA中的实现

https://www.eeworm.com/dl/kbcluoji/38800.html

下载: 63

查看: 1057

可编程逻辑  Altium Designer的Protel中多通道功能在原理图及PCB中的使用技巧

Altium Designer 的Protel 中多通道功能在原理图及PCB

https://www.eeworm.com/dl/kbcluoji/38825.html

下载: 44

查看: 1117

可编程逻辑  MATLAB在FPGA中的应用电子书

MATLAB及其在FPGA中的应用（第2版）本书紧密结合作者在MATIAB和FPGA应用领域中的实际经验，讲述了MATIAB的基本使用方法及其在FPGA设计中的应用。书中略去对MATIAB和FPGA的一般性介绍，以大量设计实例为切入点，将MATIAB强大的数值计算和算法仿真功能与当今电子设计领域快速发展的FPGA设计技术相结合，重点讲述了FPGA设计中 ...

https://www.eeworm.com/dl/kbcluoji/39824.html

下载: 180

查看: 1080

可编程逻辑  Xilinx FPGA全局时钟资源的使用方法

目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...

https://www.eeworm.com/dl/kbcluoji/40274.html

下载: 98

查看: 1070

搜索结果