搜索结果

找到约 801 项符合 锁相环 的查询结果
相关度 上传时间 下载量 查看数
共 801 条结果

按分类筛选

显示更多分类

技术资料 基于Multisim10频率自动跟踪锁相环电路的仿真分析

该文档为基于Multisim10频率自动跟踪锁相环电路的仿真分析讲解文档，是一份不错的参考资料，感兴趣的可以下载看看，，，，，，，，，，，，，，，，，
https://www.eeworm.com/dl/843939.html
下载: 1
查看: 4493

技术资料 应用于FPGA芯片时钟管理的锁相环设计实现

该文档为应用于FPGA芯片时钟管理的锁相环设计实现讲解文档摘 要: 设计了一种嵌入于 FPGA 芯片的锁相环, 实现了四相位时钟、倍频、半整数可编程分频、可调节相位输出 功能, 满足对于 FPGA 芯片时钟管理的要求. 锁相环采用了自偏置结构, 拓展了锁相环的工作范围, 缩短了锁定时 间, 其阻尼系数以及环路带宽和工作频率的比值都 ...
https://www.eeworm.com/dl/846179.html
下载: 8
查看: 6844

技术资料 集成锁相环路-原理-特性-应用-489页-6.8M.pdf

专辑类-数字处理及显示技术专辑-106册-9138M 集成锁相环路-原理-特性-应用-489页-6.8M.pdf
https://www.eeworm.com/dl/888316.html
下载: 5
查看: 9934

技术资料 系统地分析锁相环相位噪声-386页-5.8M.pdf

专辑类-数字处理及显示技术专辑-106册-9138M 系统地分析锁相环相位噪声-386页-5.8M.pdf
https://www.eeworm.com/dl/891860.html
下载: 1
查看: 7273

技术资料 应用于十万门FPGA的全数字锁相环设计.rar

在过去的十几年间，FPGA取得了惊人的发展：集成度已达到1000万等效门、速度可达到400～500MHz。随着FPGA的集成度不断增大，在高密度FPGA中，芯片上时钟的分布质量就变得越来越重要。时钟延时和时钟相位偏移已成为影响系统性能的重要因素。现在，解决时钟延时问题主要使用时钟延时补偿电路。 为了消除FPGA芯片内的时钟延时， ...
https://www.eeworm.com/dl/897376.html
下载: 4
查看: 872

技术资料 期刊论文：基于Hilbert移相滤波的全数字锁相环

·论文摘要：提出了一种基于Hilbert 移相滤波实现的全数字锁相环，用于实现低频交流信号频率和相位的数字化测量。先将被测信号经过模数变换后输入到一对全数字的Hilbert 移相滤波器，得到幅值相等相位相差90°的两个信号，计算出输入信号相位角，再将输入信号相位角输入到一个基于锁相环结构设计的全数字处理系统 ...
https://www.eeworm.com/dl/941155.html
下载: 10
查看: 5847

技术资料 系统地分析锁相环相位噪声 386页 5.8M.pdf

资料->【B】电子技术->【B4】电子专题->【3】视听技术->【锁相技术】->系统地分析锁相环相位噪声 386页 5.8M.pdf
https://www.eeworm.com/dl/945426.html
下载: 2
查看: 2937

技术资料 集成锁相环路 原理 特性 应用 489页 6.8M.pdf

资料->【B】电子技术->【B4】电子专题->【3】视听技术->【锁相技术】->集成锁相环路 原理 特性 应用 489页 6.8M.pdf
https://www.eeworm.com/dl/952402.html
下载: 4
查看: 2709

技术资料 基于单片机控制的带锁相环三路智能

介绍了一种自行设计的以87C196嵌入式单片机为控制器核心并带有锁相环的智能同步采集卡,并较为详细地阐述了其设计思想和设计过程.
https://www.eeworm.com/dl/961631.html
下载: 6
查看: 5693

技术资料 一种用于锁相环的压控振荡器的设计

一种用于锁相环的压控振荡器的设计一种用于锁相环的压控振荡器的设计
https://www.eeworm.com/dl/972476.html
下载: 1
查看: 180