搜索结果
找到约 15,740 项符合
锁相环电路 的查询结果
按分类筛选
VHDL/FPGA/Verilog PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛
PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛,本例用VHDL描述了一个锁相环作为参考,源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上;顶层文件是PLL.GDF ...
微处理器开发 三洋锁相环IC L72130的收音搜台驱动代码
三洋锁相环IC L72130的收音搜台驱动代码,
matlab例程 数字锁相环DPLL实例程序
数字锁相环DPLL实例程序,帮助理解PLL的结构和详细原理
单片机开发 采用4046实现的10m以下信号的锁相环 电路图。
采用4046实现的10m以下信号的锁相环
电路图。
电子书籍 数字锁相环DPLL源程序
数字锁相环DPLL源程序,用cpld编写,展开后文件比较多,大家请耐心使用。谢谢,多多支持
matlab例程 二阶锁相环Matlab仿真代码
二阶锁相环Matlab仿真代码,如入两路信号和信噪比,输出锁相以后的信号。可以仿真初始频差,和频率斜升的情况
其他 锁相环设计文档和一个可执行文件
锁相环设计文档和一个可执行文件
其他嵌入式/单片机内容 用verilog语言编写的全数字锁相环的源代码,基于fpga平台
用verilog语言编写的全数字锁相环的源代码,基于fpga平台