搜索：锁相环电路 - 虫虫下载站

其他嵌入式/单片机内容  以C8051F330为核心,开发单端正激型开关电源充电器,C8051F330负责电流环及电压环采样及对应脉宽PWM输出,控制主电路MOSFET管,构成负反馈.

以C8051F330为核心,开发单端正激型开关电源充电器,C8051F330负责电流环及电压环采样及对应脉宽PWM输出,控制主电路MOSFET管,构成负反馈.

https://www.eeworm.com/dl/687/242161.html

下载: 182

查看: 1072

RFID编程  DPLL由鉴相器模K加减计数器脉冲加减电路同步建立侦察电路模N分频器构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K

DPLL由鉴相器模K加减计数器脉冲加减电路同步建立侦察电路模N分频器构成. 整个系统的中心频率(即signal_in和signal_out的码速率的2倍) 为clk/8/N. 模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低. ...

https://www.eeworm.com/dl/697/248673.html

下载: 199

查看: 1343

微处理器开发  FPGA闭环控制电路积分分离式PID算法子程序

FPGA闭环控制电路积分分离式PID算法子程序，算法函数，中断函数

https://www.eeworm.com/dl/655/261799.html

下载: 52

查看: 1107

单片机开发  简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块

简易数字频率计利用复杂可编程逻辑器件FPGA,VHDL编程将所有功能模块集成在一块芯片上。功能模块包括时基脉冲发生器、计数器、数据锁存器和显示电路4部分。设计时先分别设计各功能模块，并调试得到正确仿真结果，然后将各个功能模块组合起来。最后作整体仿真、下载，得到实物。由于采用纯数字硬件设计制作，稳定性、可靠性远 ...

https://www.eeworm.com/dl/648/273696.html

下载: 191

查看: 1080

matlab例程  （1）变换模块本模块包含两部分内容：利用反变换规则将坐标系下的两相电流转换成三相电流；利用间接矢量控制

（1）变换模块本模块包含两部分内容：利用反变换规则将坐标系下的两相电流转换成三相电流；利用间接矢量控制，得到转子角位移，公式如下（2）电流滞环控制器(Hysteresis current controller)模块（3）电压源型逆变器(Voltage sourse inverter,VSI)模块（4）变换模块（5）感应电机(IM)模块该感应电机模型是基于交流 ...

https://www.eeworm.com/dl/665/288468.html

下载: 114

查看: 1064

其他书籍  各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体

各种电子器件管脚图,THD-1型数字电路实验箱简介,门电路及参数测试,半加器、全加器,数据选择器,数码比较器,译码器和数码显示器,锁存器和触发器,中规模计数器,双向移位寄存器,三态门和数据总线,半导体存储器,多谐振荡器,单稳态触发器,CMOS门电路及集成施密特触发器,集成数模转换器(DAC),逐次渐进型模数转换器(ADC) ...

https://www.eeworm.com/dl/542/292428.html

下载: 175

查看: 1703

VHDL/FPGA/Verilog 用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.

用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.

https://www.eeworm.com/dl/663/304246.html

下载: 52

查看: 1400

VHDL/FPGA/Verilog 简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设计数字逻辑电路的过程和方法。并设计了密

简述了V HDL 语言的功能及其特点,并以 8 位串行数字锁设计为例,介绍了在Max + plus Ⅱ10. 2 开发软件下,利用V HDL 硬件描述语言设计数字逻辑电路的过程和方法。并设计了密码锁

https://www.eeworm.com/dl/663/305660.html

下载: 130

查看: 1101

其他嵌入式/单片机内容  一个QEP电路的verilog代码。输入信号是光电编码器的A相和B相信号和一个处理时钟

一个QEP电路的verilog代码。输入信号是光电编码器的A相和B相信号和一个处理时钟，输出的是计数信号和方向信号。

https://www.eeworm.com/dl/687/305936.html

下载: 171

查看: 1840

Delphi/CppBuilder 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路

数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。 ...

https://www.eeworm.com/dl/664/306603.html

下载: 117

查看: 1105

搜索结果

按分类筛选