搜索：鉴频器 - 虫虫下载站

单片机编程  看门狗定时器看门狗休眠模式

在正常操作期间，一次WDT 超时溢出将产生一次器件复位。如果器件处于休眠状态，一次WDT超时溢出将唤醒器件，使其继续正常操作（即称作WDT 唤醒）。对WDTE 设置位清零可以永久性地关闭WDT。后分频器分配完全是由软件控制，即它可在程序执行期间随时更改。在例26-1 中，如果需要的预分频值不是1:1，就不需要对OPTION_REG 寄存 ...

https://www.eeworm.com/dl/502/31668.html

下载: 194

查看: 1114

教程资料  使用VHDL进行分频器设计

基于VHDL语言的多种分频程序

https://www.eeworm.com/dl/fpga/doc/32116.html

下载: 36

查看: 1049

技术书籍  射频通信电路_陈邦媛

《射频通信电路》系统地介绍了射频通信电路各模块的基本原理、设计特点以及在设计中应考虑的问题。《射频通信电路》分为射频电路设计基础知识、调制与解调机理、收发信机结构和收发信机射频部分各模块电路设计四大部分，其中模块电路包括小信号低噪声放大器、混频器、调制解调器、振荡器、锁相及频率合成器、高频功率放大 ...

https://www.eeworm.com/dl/537/36813.html

下载: 55

查看: 1160

可编程逻辑  使用VHDL进行分频器设计

基于VHDL语言的多种分频程序

https://www.eeworm.com/dl/kbcluoji/38852.html

下载: 116

查看: 1031

文章/文档  数字式计时器一般都由震荡器

数字式计时器一般都由震荡器，分频器，译码器及显示几部分组成。其中震荡器和分频器组成标准秒信号发生器，接成各种不同进制的计数器组成计时系统，译码器，显示器组成显示系统，另外一些组合电路组成校时调节系统。

https://www.eeworm.com/dl/652/122399.html

下载: 192

查看: 1042

VHDL/FPGA/Verilog 蜂鸣器实验向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调

蜂鸣器实验向蜂鸣器发送一定频率的方波可以使蜂鸣器发出相应的音调，该实验通过设计一个状态机和分频器使蜂鸣器发出“多来咪发梭拉西多”的音调。

https://www.eeworm.com/dl/663/209609.html

下载: 125

查看: 1432

RFID编程  数字锁相环实现源码

数字锁相环实现源码，有很大的参考价值。由鉴相器模K加减计数器脉冲加减电路同步建立侦察电路模N分频器构成.

https://www.eeworm.com/dl/697/248679.html

下载: 122

查看: 1035

VHDL/FPGA/Verilog [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][

[VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9--数控分频器][10--4位十进制频率计][11--译码扫描显示电路][12--用状态机实现序 ...

https://www.eeworm.com/dl/663/292018.html

下载: 83

查看: 1368

通讯/手机编程  2MHz的数据时钟恢复电路

2MHz的数据时钟恢复电路，包括鉴相器、分频器及滤波器

https://www.eeworm.com/dl/527/312182.html

下载: 67

查看: 1020

软件设计/软件工程  介绍了一种基于锁频锁相环(FPLL)的载波跟踪算法。频率跟踪模块可以适应较大动态范围的频率变化

介绍了一种基于锁频锁相环(FPLL)的载波跟踪算法。频率跟踪模块可以适应较大动态范围的频率变化，基于软件的数控振荡器(NCO)模块可以达到极高的频率跟踪精度。由于有锁频环的频率牵引，锁相环路滤波器可以设计得很窄，具有很好的抑噪性能，满足精确跟踪载波相位的要求。因此，该基于FPLL的载波跟踪算法可以适应信号存在较大 ...

https://www.eeworm.com/dl/684/340580.html