搜索：配置管理 - 虫虫下载站

教程资料  Altera可重配置PLL使用手册0414-3

Altera可重配置PLL使用手册0414-3。

https://www.eeworm.com/dl/fpga/doc/32274.html

下载: 72

查看: 1050

教程资料  用于Xilinx和Altera FPGA的电源管理解决方案

    本资料是TI（德州仪器）推出的用于Xilinx和Altera FPGA的电源管理解决方案介绍。其主要内容包括：低失真调整器、步减控制器、集成FET转换器、低功率集成FET转换器等。

https://www.eeworm.com/dl/fpga/doc/32419.html

下载: 118

查看: 1086

教程资料  WP374 Xilinx FPGA的部分重配置

WP374 Xilinx FPGA的部分重配置

https://www.eeworm.com/dl/fpga/doc/32565.html

下载: 38

查看: 1113

教程资料  WP253 - 简化FPGA配置设计过程

&nbsp; 本文着重介绍了 Xilinx Platform Flash PROM 如何帮助系统和电路板设计人员简化 FPGA 配置设计。用于配置 FPGA 的可选解决方案有很多，但它们通常都需要大量的前期设计工作和时间。Platform Flash 是为配置 Xilinx FPGA 专门设计的一款包括硬件和软件支持在内的整体解决方案。 ...

https://www.eeworm.com/dl/fpga/doc/32617.html

下载: 143

查看: 1127

教程资料  基于FPGA的栈空间管理器的研究和设计

提出了一种将堆栈空间划分为任务栈和中断嵌套栈的设计结构，使堆栈空间最小化。采用VHDL硬件语言，在FPGA设备上模拟实现了具有自动检验功能的栈空间管理器。栈空间管理器由不同功能的逻辑模块组成，主要阐述了状态控制逻辑模块和地址产生逻辑模块的设计方法。 ...

https://www.eeworm.com/dl/fpga/doc/32667.html

下载: 113

查看: 1058

教程资料  Xilinx FPGA全局时钟资源的使用方法

目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构 ...

https://www.eeworm.com/dl/fpga/doc/32677.html

下载: 44

查看: 1164

教程资料  Spartan-3 FPGA 的 3.3V 配置应用指南

摘要:本应用指南提供了一种方法可从3.3V接口对Spartan™-3和Spartan-3L FPGA进行配置。它针对每种配置模式都提供了一组经验证的连接框图。这些框图是完整且可直接使用的解决方案。

https://www.eeworm.com/dl/fpga/doc/32682.html

下载: 97

查看: 1088

教程资料  可重配置PLL使用手册

本文档主要是以Altera公司的Stratix II系列的FPGA器件为例，介绍了其内嵌的增强型可重配置PLL在不同的输入时钟频率之间的动态适应，其目的是通过提供PLL的重配置功能，使得不需要对FPGA进行重新编程就可以通过软件手段完成PLL的重新配置，以重新锁定和正常工作。 ...

https://www.eeworm.com/dl/fpga/doc/32683.html

下载: 173

查看: 1076

通信网络  基于Web和GIS的灾害预警信息管理系统

针对国家突发公共事件应急体系建设规划的要求，设计了一种基于Web和GIS的灾害预警信息管理系统，建立了同一地理空间下的省、地市、县三级灾害信息管理与发布的预警机制。研制了基于GSM/GPRS通信的预警信息语音发布一体机和图文LED电子屏，通过短信和语音的将预警信息大范围发布。本系统已在多省市不同领域广泛应用，尤其是 ...

https://www.eeworm.com/dl/564/32773.html

下载: 185

查看: 1044

通信网络  IDC和ISP接入资源管理平台技术要求和接口规范

IDC和ISP接入资源管理平台技术要求和接口规范

https://www.eeworm.com/dl/564/32785.html

下载: 168

查看: 1073

搜索结果

按分类筛选