搜索结果
找到约 13,770 项符合
逻辑电路 的查询结果
按分类筛选
- 全部分类
- 学术论文 (185)
- 技术资料 (98)
- 单片机编程 (62)
- VHDL/FPGA/Verilog (37)
- 技术书籍 (35)
- 可编程逻辑 (31)
- VIP专区 (26)
- 其他书籍 (17)
- 模拟电子 (16)
- 其他 (14)
- 教程资料 (13)
- 单片机开发 (13)
- 电子书籍 (13)
- 电源技术 (11)
- 嵌入式/单片机编程 (10)
- 电子元器件应用 (9)
- 测试测量 (7)
- 教程资料 (6)
- 系统设计方案 (6)
- 精品软件 (6)
- 技术教程 (4)
- PCB相关 (4)
- 开发工具 (4)
- 软件设计/软件工程 (4)
- 其他文档 (3)
- 传感与控制 (3)
- 嵌入式综合 (3)
- 电子书籍 (3)
- 汇编语言 (3)
- 文章/文档 (3)
- 文件格式 (3)
- 电子技术 (3)
- 书籍 (3)
- 手册 (3)
- 电子基础 (2)
- 实用电子技术 (2)
- EDA相关 (2)
- 实用工具 (2)
- 教材/考试/认证 (2)
- 经验分享 (2)
- 工控技术 (2)
- 接口技术 (2)
- 操作系统开发 (2)
- 微处理器开发 (2)
- 人工智能/神经网络 (2)
- 设计相关 (2)
- VHDL/Verilog/EDA源码 (2)
- 论文 (2)
- 笔记 (2)
- 应用设计 (2)
- 其他 (2)
- MAX+plusⅡ (1)
- 应用电路 (1)
- FPGA (1)
- 行业应用文档 (1)
- 单片机相关 (1)
- ALTERA FPGA开发软件 (1)
- Genesis (1)
- Mentor (1)
- 无线通信 (1)
- ARM (1)
- 仿真技术 (1)
- 行业发展研究 (1)
- Linux/Unix编程 (1)
- 压缩解压 (1)
- 教育系统应用 (1)
- 其他嵌入式/单片机内容 (1)
- 书籍源码 (1)
- 电路设计 (1)
- 软件 (1)
- 电路图 (1)
- 源码 (1)
- 教程 (1)
电子书籍 清华计算机组成原理电子教案 : 数字逻辑电路
清华计算机组成原理电子教案 : 数字逻辑电路
VHDL/FPGA/Verilog 一种接口控制板的逻辑电路设计CPLD程序。
一种接口控制板的逻辑电路设计CPLD程序。
嵌入式/单片机编程 代码名称:组合逻辑电路仿真器 代码说明:组合逻辑电路仿真器 工具/平台:VC++ 作者:上官晨寰 邮件地址:sgch1982@163.com
代码名称:组合逻辑电路仿真器
代码说明:组合逻辑电路仿真器
工具/平台:VC++
作者:上官晨寰
邮件地址:sgch1982@163.com
其他书籍 《vhdl硬件描述语言与数字逻辑电路设计》修订版 电子工程师的必备知识
《vhdl硬件描述语言与数字逻辑电路设计》修订版 电子工程师的必备知识
其他书籍 《vhdl数字逻辑电路设计》一本很好的、对新手很有参考价值的教程
《vhdl数字逻辑电路设计》一本很好的、对新手很有参考价值的教程
其他 此文件为数字逻辑电路课件
此文件为数字逻辑电路课件,内容丰富,课件重点鲜明,PPT格式。
汇编语言 利用DSP芯片控制步进电机的转动。 设计DSP外围的等待逻辑电路、等待逻辑控制电路、步进电机驱动电路 设计步进电动机驱动软件 按照设计电路焊接电路板
利用DSP芯片控制步进电机的转动。
设计DSP外围的等待逻辑电路、等待逻辑控制电路、步进电机驱动电路
设计步进电动机驱动软件
按照设计电路焊接电路板,调试、测试
按照软件设计要求设计软件,并且结合硬件电路调试、测试。
最终达到控制步进电机转动目的 ...
单片机开发 TLC549是一种采用8位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、8位A/D转换器、数据寄存器以及控制逻辑电路。TLC549每25uS重复一次“输入—转换—输出”。器件有两个控制输
TLC549是一种采用8位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、8位A/D转换器、数据寄存器以及控制逻辑电路。TLC549每25uS重复一次“输入—转换—输出”。器件有两个控制输入:I/O CLOCK和片选(CS)。
内部系统时钟和I/O CLOCK可独立使用。应用电路的设计只需利用I/O时钟启动转换或读出转换结果。当CS为 ...
单片机开发 LTC1446是一种采用12位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、12位A/D转换器、数据寄存器以及控制逻辑电路。LTC1446每25uS重复一次“输入——转换——输出”。器件
LTC1446是一种采用12位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、12位A/D转换器、数据寄存器以及控制逻辑电路。LTC1446每25uS重复一次“输入——转换——输出”。器件有两个控制输入:DIN CLK和片选(CS)。
内部系统时钟和DIN CLK可独立使用。应用电路的设计只需利用时钟启动转换或读出转换结果。当CS为 ...
VHDL/FPGA/Verilog VHDL硬件描述语言与数字逻辑电路设计
VHDL硬件描述语言与数字逻辑电路设计,需要的朋友可以下载。