搜索：逻辑数字电路

VHDL/FPGA/Verilog 用状态机实现一个逻辑运算单元,该逻辑运算单元拥有常规的计算功能.状态机保证层次清晰,用门级电路搭建而成,可以直接综合并且流片.

用状态机实现一个逻辑运算单元,该逻辑运算单元拥有常规的计算功能.状态机保证层次清晰,用门级电路搭建而成,可以直接综合并且流片.

https://www.eeworm.com/dl/663/297200.html

下载: 148

查看: 1068

嵌入式/单片机编程  这个源码是关于数字逻辑的一些常见的图形以及相关的性能还有就是说明了相关元器件的工作原理

这个源码是关于数字逻辑的一些常见的图形以及相关的性能还有就是说明了相关元器件的工作原理

https://www.eeworm.com/dl/647/298267.html

下载: 145

查看: 1031

其他  一种方便的全数字时钟频率转换电路设计

一种方便的全数字时钟频率转换电路设计，不使用PLL，转换档位多，资源占用少。

https://www.eeworm.com/dl/534/299293.html

下载: 110

查看: 1071

通讯/手机编程  GSM有关的基础知识.诸如,数字移动通信GSM发展简史技术,GSM系统结构及相关接口,TDMA帧结构,GSM的区域定义及GSM识别号,无线接口的逻辑信道及系统消息,GSM系统的移动性管理和安全性管理以

GSM有关的基础知识.诸如,数字移动通信GSM发展简史技术,GSM系统结构及相关接口,TDMA帧结构,GSM的区域定义及GSM识别号,无线接口的逻辑信道及系统消息,GSM系统的移动性管理和安全性管理以及GSM移动网络结构和信令网等

https://www.eeworm.com/dl/527/299612.html

下载: 80

查看: 1103

VHDL/FPGA/Verilog 用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.

用VHDL实现数字频率计,1. 时基产生与测频时序控制电路模块2. 待测信号脉冲计数电路模块3.锁存与译码显示控制电路模块4.顶层电路模块.

https://www.eeworm.com/dl/663/304246.html

下载: 52

查看: 1400

单片机开发  Proteus7.12完美破解版.rar电路仿真软件很好用可以仿真单片数字模拟电路

Proteus7.12完美破解版.rar电路仿真软件很好用可以仿真单片数字模拟电路

https://www.eeworm.com/dl/648/304510.html

下载: 186

查看: 1235

VHDL/FPGA/Verilog VHDL教程 ppt版绪论第一章 VHDL基本结构第二章 VHDL语言元素第三章 VHDL的描述风格第四章 VHDL的主要描述语句第五章组合逻辑电路设计第六章时序逻辑电

VHDL教程 ppt版绪论第一章 VHDL基本结构第二章 VHDL语言元素第三章 VHDL的描述风格第四章 VHDL的主要描述语句第五章组合逻辑电路设计第六章时序逻辑电路设计

https://www.eeworm.com/dl/663/305985.html

下载: 146

查看: 1068

其他嵌入式/单片机内容  基于8051+ADC0809设计数字电压表的电路原理图

基于8051+ADC0809设计数字电压表的电路原理图，以及汇编源程序

https://www.eeworm.com/dl/687/306183.html

下载: 121

查看: 1082

Delphi/CppBuilder 数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路

数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。 ...

https://www.eeworm.com/dl/664/306603.html

下载: 117

查看: 1105

VHDL/FPGA/Verilog verilog—hdl教程135例大量的数字点电路例子

verilog—hdl教程135例大量的数字点电路例子

https://www.eeworm.com/dl/663/306749.html

下载: 23

查看: 1066

搜索结果

按分类筛选