搜索：逻辑数字电路

系统设计方案  摘要：介绍了基于可编程逻辑器件CPLD和直接数字频率合成技术（DDS）的三相多波形函数发生器的基本原理

摘要：介绍了基于可编程逻辑器件CPLD和直接数字频率合成技术（DDS）的三相多波形函数发生器的基本原理，并在此基础上给出了基于CPLD的各模块设计方法及其VHDL源程序

https://www.eeworm.com/dl/678/214819.html

下载: 150

查看: 1054

软件工程  matlab通信仿真与应用对matlab和simulink并对数字和模拟电路和通信仿真进行举例说明有大量源码

matlab通信仿真与应用对matlab和simulink并对数字和模拟电路和通信仿真进行举例说明有大量源码

https://www.eeworm.com/dl/540/215202.html

下载: 156

查看: 1054

其他书籍  一种由可编程逻辑器件集成的数字滤波器的设计

一种由可编程逻辑器件集成的数字滤波器的设计

https://www.eeworm.com/dl/542/215670.html

下载: 45

查看: 1053

其他书籍  数字电子电路PPT文档1

数字电子电路PPT文档1，如果软件开发人员想了解硬件，可以看一看.

https://www.eeworm.com/dl/542/218767.html

下载: 150

查看: 1033

其他书籍  数字电子电路PPT文档2

数字电子电路PPT文档2，如果软件开发人员想了解硬件，可以看一看.

https://www.eeworm.com/dl/542/218768.html

下载: 113

查看: 1033

其他书籍  在多数情况下,集成电路芯片的管脚不会全部被使用。例如74ABT16244系列器件最多可以使用16路I/O管脚,但实际上通常不会全部使用,这样就会存在悬空端子。所有数字逻辑器件的无用端子必须连接到一个高

在多数情况下,集成电路芯片的管脚不会全部被使用。例如74ABT16244系列器件最多可以使用16路I/O管脚,但实际上通常不会全部使用,这样就会存在悬空端子。所有数字逻辑器件的无用端子必须连接到一个高电平或低电平,以防止电流漂移（具有总线保持功能的器件无需处理不用输入管脚）。究竟上拉还是下拉由实际器件在何种方式下功耗 ...

https://www.eeworm.com/dl/542/219509.html

下载: 139

查看: 1529

文章/文档  VHD设计实例8位加法器的设计分频电路数字秒表的设计

VHD设计实例8位加法器的设计分频电路数字秒表的设计

https://www.eeworm.com/dl/652/223595.html

下载: 118

查看: 1092

软件设计/软件工程  :签密就是能够在一个逻辑步骤内同时完成数字签名和加密两项功能

:签密就是能够在一个逻辑步骤内同时完成数字签名和加密两项功能，比传统的“先签名后加密” 有更高的效率.结合多重签名和签密的思想提出了一种多重签密模型，模型中的签名和加密技术可以灵活选取，使其不仅可以实例化为对单个和一组消息的多重签密方案，还能实例化为多人才能解签密的多重签密方案。 ...

https://www.eeworm.com/dl/684/224522.html

下载: 88

查看: 1019

其他书籍  跟我学数字电子电路:嵌入式控制的基础课程

跟我学数字电子电路:嵌入式控制的基础课程

https://www.eeworm.com/dl/542/224678.html

下载: 42

查看: 1058

单片机开发  TLC549是一种采用8位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、8位A/D转换器、数据寄存器以及控制逻辑电路。TLC549每25uS重复一次“输入—转换—输出”。器件有两个控制输

TLC549是一种采用8位逐次逼近式工作的A/D转换器。内部包含系统时钟、采样和保持、8位A/D转换器、数据寄存器以及控制逻辑电路。TLC549每25uS重复一次“输入—转换—输出”。器件有两个控制输入：I/O CLOCK和片选（CS）。内部系统时钟和I/O CLOCK可独立使用。应用电路的设计只需利用I/O时钟启动转换或读出转换结果。当CS为 ...

https://www.eeworm.com/dl/648/226044.html

下载: 94

查看: 1181

搜索结果

按分类筛选