搜索：通信数据 - 虫虫下载站

Internet/网络编程  wincap 做的ARP工具, 1> 捕获原始数据报

wincap 做的ARP工具, 1> 捕获原始数据报，包括在共享网络上各主机发送/接收的以及相互之间交换的数据报； 2> 在数据报发往应用程序之前，按照自定义的规则将某些特殊的数据报过滤掉； 3> 在网络上发送原始的数据报； 4> 收集网络通信过程中的统计信息。 ...

https://www.eeworm.com/dl/620/185151.html

下载: 122

查看: 1029

VxWorks 采集板软件和人机界面软件之间的通信协议实现。包含目标板(vxworks)和pc端(vc 6.0)两个代码

采集板软件和人机界面软件之间的通信协议实现。包含目标板(vxworks)和pc端(vc 6.0)两个代码，采集板和人机界面，建立两条通道，一条是上串采集数据，不需要通信协议。另外是控制通道，需设定对应的协议。

https://www.eeworm.com/dl/662/186180.html

下载: 105

查看: 1063

Java书籍  本教程研究了线程的基础知识 — 线程是什么、线程为什么有用以及怎么开始编写使用线程的简单程序。我们还将研究更复杂的、使用线程的应用程序的基本构件 — 如何在线程之间交换数据、如何控制线程以

本教程研究了线程的基础知识 — 线程是什么、线程为什么有用以及怎么开始编写使用线程的简单程序。我们还将研究更复杂的、使用线程的应用程序的基本构件 — 如何在线程之间交换数据、如何控制线程以及线程如何互相通信 ...

https://www.eeworm.com/dl/656/186451.html

下载: 194

查看: 1073

单片机开发  2个51单片机实现UART通信程序分master和slave2个部分。 master等待按键（SW1）

2个51单片机实现UART通信程序分master和slave2个部分。 master等待按键（SW1），按键按下后将数据发送到slave单片机，slave单片机中断接受查询发送，将收到的数据发送回master，master中断接受，收到后将LED灯点亮。

https://www.eeworm.com/dl/648/187277.html

下载: 74

查看: 1166

串口编程  用串口通信

用串口通信，实现数据交互并利用ＯＤＢＣ存取数据管理．

https://www.eeworm.com/dl/624/188793.html

下载: 76

查看: 1022

行业发展研究  中国联通GSM直放站系统统一监控管理协议规范1.0 本技术规范规定中国联通GSM直放站网络管理协议和直放站设备的网管接口技术要求。直放站网管系统一般由监控中心、通信信道和直放站三部分组成。监控中

中国联通GSM直放站系统统一监控管理协议规范1.0 本技术规范规定中国联通GSM直放站网络管理协议和直放站设备的网管接口技术要求。直放站网管系统一般由监控中心、通信信道和直放站三部分组成。监控中心的主要职能是对众多厂家提供的多类型、多数量的直放站进行“集中控制，统一监管”。监控中心对直放站的操作主要包括参数 ...

https://www.eeworm.com/dl/692/188996.html

下载: 182

查看: 1076

人物传记/成功经验  智能无线传感器网络综合了传感技术、嵌入式计算技术、现代网络技术、无线通信技术和分布式智能信息处理技术

智能无线传感器网络综合了传感技术、嵌入式计算技术、现代网络技术、无线通信技术和分布式智能信息处理技术，将功能相同或不同的无线智能传感器构成网络化、智能化的传感器网络，大大提高了传感器的监测能力。基于智能无线传感器网络的实用监控系统采用中短距离、低功耗无线网络，射频传输成本低；可根据需要采用多种供电模 ...

https://www.eeworm.com/dl/695/194112.html

下载: 142

查看: 1093

通讯编程文档  mms的消息格式各压缩编码分析.发送和接收MMS的通信中

mms的消息格式各压缩编码分析.发送和接收MMS的通信中，被传输的是MMS PDU(协议数据单元)，MMS PDU作为WSP的消息体传输，由MMS头和消息体组成。

https://www.eeworm.com/dl/646/195732.html

下载: 190

查看: 1061

其他嵌入式/单片机内容  c51用串口通信源码,包括调试 1.发送：向总线上发命令 2.接收：从总线接收命令

c51用串口通信源码,包括调试 1.发送：向总线上发命令 2.接收：从总线接收命令，并分析是地址还是数据。 3.定时发送：从内存中取数并向主机发送.

https://www.eeworm.com/dl/687/196773.html

下载: 111

查看: 1066

VHDL/FPGA/Verilog 用verilog设计密勒解码器一、题目：设计一个密勒解码器电路二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波

用verilog设计密勒解码器一、题目：设计一个密勒解码器电路二、输入信号： 1． DIN：输入数据 2． CLK：频率为2MHz的方波，占空比为50％ 3． RESET：复位信号，低有效三、输入信号说明：输入数据为串行改进密勒码，每个码元持续时间为8μs，即16个CLK时钟；数据流是由A、B、C三种信号组成； A：前8个时钟保持“1”， ...

https://www.eeworm.com/dl/663/200856.html

下载: 28

查看: 1195

搜索结果

按分类筛选