搜索结果

找到约 1,737 项符合 连续增减计数 的查询结果

嵌入式/单片机编程 1、链接存储方法  链接方式存储的线性表简称为链表(Linked List)。  链表的具体存储表示为:   ① 用一组任意的存储单元来存放线性表的结点(这组存储单元既可以是连续的

1、链接存储方法  链接方式存储的线性表简称为链表(Linked List)。  链表的具体存储表示为:   ① 用一组任意的存储单元来存放线性表的结点(这组存储单元既可以是连续的,也可以是不连续的)   ② 链表中结点的逻辑次序和物理次序不一定相同。为了能正确表示结点间的逻辑关系,在存储每个结点值的同时,还必须存 ...
https://www.eeworm.com/dl/647/205399.html
下载: 107
查看: 1189

家庭/个人应用 一个两碟控制的VCD的代码,两碟之间的转动及连续播放,已大量生产的CODE.

一个两碟控制的VCD的代码,两碟之间的转动及连续播放,已大量生产的CODE.
https://www.eeworm.com/dl/667/205421.html
下载: 135
查看: 1064

VHDL/FPGA/Verilog (1)具有时、分、秒计数显示功能

(1)具有时、分、秒计数显示功能,小时为24进制,分钟和秒为60进制。 (2)可以根据需要设置复位、清零、置位等功能。
https://www.eeworm.com/dl/663/206278.html
下载: 107
查看: 1044

VHDL/FPGA/Verilog 这是一个用VHDL编的一个计数时钟的设计,程序各个模块都有,希望和大家多多交流

这是一个用VHDL编的一个计数时钟的设计,程序各个模块都有,希望和大家多多交流
https://www.eeworm.com/dl/663/206369.html
下载: 76
查看: 1133

VHDL/FPGA/Verilog 计费器设计中速度控制模块、里程计数模块、计费计数模块vhdl源代码

计费器设计中速度控制模块、里程计数模块、计费计数模块vhdl源代码
https://www.eeworm.com/dl/663/206760.html
下载: 168
查看: 1031

matlab例程 DFT进行频谱分析时的三种现象 1、混叠:对连续信号采样

DFT进行频谱分析时的三种现象 1、混叠:对连续信号采样,要求连续信号是带限的,采样频率要足够高。Fs应满足Nyquist采样定理才不产生混叠。 采样前加低通滤波器防混叠 2、频谱泄漏:DFT对时域信号进行了截断(相当于采样信号乘了一个窗函数),时域的乘积相当于频域卷积,改变了原信号频谱。 改用其他窗函数(非矩形)改 ...
https://www.eeworm.com/dl/665/207110.html
下载: 119
查看: 3608

数值算法/人工智能 用matlab实现的结构力学中连续梁求解程序

用matlab实现的结构力学中连续梁求解程序,包括GUI设计、求解算法实现等功能,是一个很好的关于用matlab编程实现科学计算的实例。
https://www.eeworm.com/dl/518/207220.html
下载: 181
查看: 1047

嵌入式/单片机编程 本代码是关于用INT0中断实现按键计数

本代码是关于用INT0中断实现按键计数,请注意调试下载。
https://www.eeworm.com/dl/647/207258.html
下载: 170
查看: 1046

系统设计方案 连续信号的采样与重构

连续信号的采样与重构,主要说明信号采样与重构程序
https://www.eeworm.com/dl/678/208336.html
下载: 46
查看: 1032

单片机开发 方波计数器-C编写的称: 外部计数+显示程序 单片机外部输入脉冲信号

方波计数器-C编写的称: 外部计数+显示程序 单片机外部输入脉冲信号,定时器参与计数 计数值由数码管显示出来。
https://www.eeworm.com/dl/648/208964.html
下载: 86
查看: 1209