搜索结果
找到约 1,983 项符合
边界条件 的查询结果
按分类筛选
人工智能/神经网络 本程序是基于Visual C++6.0平台采用C语言开发的求解铁路上无任何约束条件下技术站单组列车编组计划的带随机扰动机制的双亲遗传算法源程序。
本程序是基于Visual C++6.0平台采用C语言开发的求解铁路上无任何约束条件下技术站单组列车编组计划的带随机扰动机制的双亲遗传算法源程序。
软件设计/软件工程 J++编译错误警告条件编译的说明书。说明各个警告的类别和编译的各种情况。
J++编译错误警告条件编译的说明书。说明各个警告的类别和编译的各种情况。
数学计算 解大规模线性方程组的预条件Gmres方法.系数矩阵可以非对称正定.
解大规模线性方程组的预条件Gmres方法.系数矩阵可以非对称正定.
Java编程 无约束条件 max f(x1,x2)=21.5+x1*sin(4*pi*x1)+x2sin(20*pi*x2) -3.0<x1<12.1 4.1<x2<5.8 1％的变异
无约束条件 max f(x1,x2)=21.5+x1*sin(4*pi*x1)+x2sin(20*pi*x2)
-3.0<x1<12.1
4.1<x2<5.8
1％的变异
25％交叉
旋转转轮选择
人工智能/神经网络 求解带各种约束条件的优化问题
求解带各种约束条件的优化问题，求一个函数的最大值
VHDL/FPGA/Verilog 有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的. 练习三 利用条件语句实现计数分频时序电路 实验目的： 1. 掌握条件语句在简单时序模块设计中的使用； 2. 学习在Ver
有实验结果,用MOSIN6编写的,是Verilog HDL语言实现的.
练习三 利用条件语句实现计数分频时序电路
实验目的：
1. 掌握条件语句在简单时序模块设计中的使用；
2. 学习在Verilog模块中应用计数器；
3. 学习测试模块的编写、综合和不同层次的仿真。
练习四 阻塞赋值与非阻塞赋值的区别
实验目的：
1． 通过实验，掌握阻塞赋值与 ...
系统设计方案 摘要:实战条件下如何评价短波跳频通信系统的抗干扰性能是构建短波跳频通信系统的重要环rr-}J。由于不 能得到精确的指标评价值
摘要:实战条件下如何评价短波跳频通信系统的抗干扰性能是构建短波跳频通信系统的重要环rr-}J。由于不
能得到精确的指标评价值，采川组合赋权法给出了系统抗干扰性能的评价算法已经不能适川。给出了一种模糊综
合评价方法，该方法有如下优点:为避兔专家赋指标权值的卞观随意性，将德尔菲(Delphi)法和层次分析法(AHP)相结合来 ...
其他 5D6D论坛首页调用. 须具备以下条件
5D6D论坛首页调用.
须具备以下条件，5D6D免费论坛，开启官方首页调用插件,开启游客版块，游客浏览会员列表，有独立空间。
其他嵌入式/单片机内容 机顶盒中的条件接收部分代码
机顶盒中的条件接收部分代码，通过本实例可以很好的掌握机顶盒的条件接收
编译器/解释器 IF-ELSE条件语句的翻译程序设计（简单优先法、输出三地址表示） 要求完成的主要任务: （包括课程设计工作量及其技术要求
IF-ELSE条件语句的翻译程序设计（简单优先法、输出三地址表示） 要求完成的主要任务: （包括课程设计工作量及其技术要求，以及说明书撰写等具体要求） （1）
[bianyiqi.rar] - 词法分析，语法分析，以及中间代码生成布尔表达式转换为逆波兰式
[3.rar] - 编译原理课程设计(LL(1)分析)，功能强大，使用，希望大家多多下载， ...