搜索结果
找到约 5,615 项符合
跨时钟域 的查询结果
学术论文 基于ARM的PCI北桥设计与验证
PCI(Peripheral Component Interconnect)总线以其高性能、低成本、开放性、独立于处理器、软件透明等众多优点成为当今最流行的计算机局部总线。在嵌入式系统领域中，许多IP都是基于PCI总线设计的。本文阐述一种以ARM9作为CPU的嵌入式系统的PCI北桥设计与验证。 首先介绍基于ARM的嵌入式系统结构，并深入研究PCI2.2总线行为 ...
学术论文 基于ARM核的AHBUSB20接口ASIC设计
USB2．0接口和基于ARM核的SOC系统的应用已经非常广泛，特别在电子消费类领域。包含USB2,0接口的ARM系统则更是市场的需求。本文介绍一种基于ARM核的USB2,0接口IP(AHB_USB2.0)的设计，主要对其中的串行接口引擎(SIE)的设计进行讨论。 该 AHB_USB2.0 IP核支持USB2.0协议，并兼容USB1.1协议；支持AMBA2.0协议和UTMI 1.05协议。 ...
其他 只有最初级的逻辑电路才使用单一的时钟。大多数与数据传输相关的应用都有与生俱来的挑战
只有最初级的逻辑电路才使用单一的时钟。大多数与数据传输相关的应用都有与生俱来的挑战，即跨越多个时钟域的数据移动，本文将介绍怎样在同步设计中处理异步信号
数据库系统 smark.data是基于C#开发的轻量级数据访问组件。 提供以下功能封： 1）提供了跨数据库类型操作能力 2）基于程线存储的数据访问上下文对象
smark.data是基于C#开发的轻量级数据访问组件。
提供以下功能封：
1）提供了跨数据库类型操作能力
2）基于程线存储的数据访问上下文对象，轻易提供跨方法域的数据事务处理机制。
3）对象查询表达式
4）实体操作基础封装等快速开发功能
开发人员可以在以上基于功能扩展出更灵活高效的数据操作。
组件还提供一个基于VS2008的G ...
学术论文 智能人脸识别算法及其FPGA的实现.rar
人脸自动识别技术是模式识别、图像处理等学科的一个最热门研究课题之一。随着社会的发展,各方面对快速有效的自动身份验证的要求日益迫切，而人脸识别技术作为各种生物识别技术中最重要的方法之一，已经越来越多的受到重视。对于具有实时，快捷，低误识率的高性能算法以及对算法硬件加速的研究也逐渐展开。 本文详细分析了智 ...
学术论文 高精度智能测时仪的设计
区截装置测速法是现代靶场中弹丸测速的普遍方法，测时仪作为区截装置测速系统的主要组成部分，其性能直接影响弹丸测速的可靠性和精度。本文根据测时仪的发展现状，按照设计要求，设计了一种基于单片机和FPGA的高精度智能测时仪，系统工作稳定、操作方便、测时精度可达25ns。 本文详细给出了系统的设计方案。该方案提出了一 ...
教程资料 基于Altera 28nm FPGA的100-Gbit OTN复用转发器解决方案
100-Gb光传送网（OTN）复用转发器
a. 提供连续数据范围在600 Mbps到14.1 Gbps之间的串行收发器，通过使用方便的部分重新配置功能支持多标准客户侧接口；
b. 44个独立发送时钟域，提高了时钟灵活性；
c. 收发器集成电信号散射补偿（EDC）功能，可直接驱动光模块（SFP+、SFP、QSFP、CFP）；
d. ...
可编程逻辑 基于Altera 28nm FPGA的100-Gbit OTN复用转发器解决方案
100-Gb光传送网（OTN）复用转发器
a. 提供连续数据范围在600 Mbps到14.1 Gbps之间的串行收发器，通过使用方便的部分重新配置功能支持多标准客户侧接口；
b. 44个独立发送时钟域，提高了时钟灵活性；
c. 收发器集成电信号散射补偿（EDC）功能，可直接驱动光模块（SFP+、SFP、QSFP、CFP）；
d. ...
操作系统开发 异步fifo在IC设计中
异步fifo在IC设计中，非常重要；是异步时钟域同步方法
技术资料 华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料: FPGA技巧Xilinx.p
华为FPGA设计规范 VERILOG约束 编程规范时序分析等全套资料:FPGA技巧Xilinx.pdfHuaWei Verilog 约束.rarSynplify工具使用指南(华为文档)[1].rar.rarVerilog HDL 华为入门教程.rarVerilog典型电路设计 华为.rar一种将异步时钟域转换成同步时钟域的方法.pdf华为coding style.rar华为FPGA设计流程指南.doc华为FPGA设计规范.rar ...