搜索结果
找到约 15,532 项符合
超前进位加法器 的查询结果
按分类筛选
VHDL/FPGA/Verilog 用verilog编写的抢答器
用verilog编写的抢答器，当主持人宣布“开始比赛”，系统初始化，选手进入“抢答状态”。当某一选手首先按下抢答开关时，相应的指示灯亮，此时抢答器不再接受其他输入信号。电路具有累计分控制（分别用４个４位选手的积分——十六进制数），由主持人控制“加分”。“加分”加分完毕，开始下一轮抢答。电路还可以设有回答问 ...
加密解密 本项目实现Elgalma体制的加解密
本项目实现Elgalma体制的加解密，公私钥生成后分别放于不同的文件中。用该密码体制实现了对任意数据类型的加解密以及实现了数据签名验证算法。本项目中我实现的是32位的算法。其中，数字签名验证算法是对hash摘要值（SHA-1算法产生的）进行签名，并进行验证。 ...
汇编语言 通过L297、L298来控制两项步进电机的旋转
通过L297、L298来控制两项步进电机的旋转，速度十档，电机旋转27圈就会回头，再转够27圈自停。可设定好档位后再开始，中途可以自由停止或是换向。
VHDL/FPGA/Verilog 用HDPLD实现的高速并行乘法器
用HDPLD实现的高速并行乘法器，其输入为两个带符号位的4位二进制数
嵌入式/单片机编程 本程序主要由键盘程序、显示器程序、步进电机驱动程序三部份组成
本程序主要由键盘程序、显示器程序、步进电机驱动程序三部份组成，主程序首先初始化各变量，将显示器的高3位消隐，步进电机驱动的各引脚均输出高电平，然后调用键盘程序，并作判断，如果有键按下，则调用键盘处理程序，否则直接转下一步。下一步是将当前的转速值转换为BCD码，送入显示缓冲区；接着判断StartEnd这个位变量， ...
汇编语言 万年历程序 从1302中读出的数据放在67H（高两位年）66H（低两位年）65H(月）64H（星期）63H（日） 62H(小时)61H（分钟）60H(秒)57H(农历月)56H（农历日） 显示
万年历程序
从1302中读出的数据放在67H（高两位年）66H（低两位年）65H(月）64H（星期）63H（日）
62H(小时)61H（分钟）60H(秒)57H(农历月)56H（农历日）
显示缓冲单元7CH-7BH(4CH-4BH)(年低位),7AH-79H(4AH-49H)月,78H(48H)星期,
77H-76H(47H-46H)日,75H-74H(45H-44H)小时,73H-72H(43H-42H)分钟,71H-70H(41H-40H)秒 5EH-5 ...
嵌入式/单片机编程 双轴步进电机同步动作
双轴步进电机同步动作，以XY坐标为目的地，同时具备自动加减速。