搜索结果
找到约 15,532 项符合
超前进位加法器 的查询结果
按分类筛选
技术资料 VHDL 基础程序百例 FPGA 逻辑设计源码
VHDL 基础程序百例 FPGA 逻辑设计源码VHDL语言100例第1例 带控制端口的加法器第2例 无控制端口的加法器第3例 乘法器第4例 比较器第5例 二路选择器第6例 寄存器第7例 移位寄存器第8例 综合单元库第9例 七值逻辑与基本数据类型第10例 函数第11例 七值逻辑线或分辨函数第12例 转换函数第13例 左移函数第14例 七值逻辑程序包第1 ...
VHDL/FPGA/Verilog 实现4位加减乘除的alu
实现4位加减乘除的alu，采用超前进位加法和布斯乘法，代码较为简单。
VHDL/FPGA/Verilog 64位乘法器
64位乘法器，超前进位的，大家看看，通过仿真的，verilog的
并行计算 本程序完成带进位输入输出的四位二进制加法运算
本程序完成带进位输入输出的四位二进制加法运算，编程思想采用真值表转换成布尔方程式，利用循环语句将一位全加器编为四位加法器。
其他 加法器树乘法器结合了移位相加乘法器和查找表乘法器的优点。它使用的加法器数目等于操作数位数减 1
加法器树乘法器结合了移位相加乘法器和查找表乘法器的优点。它使用的加法器数目等于操作数位数减 1 ，加法器精度为操作数位数的2倍，需要的与门数等于操作数的平方。 因此 8 位乘法器需要7个15位加法器和64个与门
VHDL/FPGA/Verilog Verilog作业 ：自己写的源码输入
Verilog作业 ：自己写的源码输入，补码输出的，由状态机控制的四位加法器，为保证时序，加法器模块为超前近位加法器，包含测试台，通过 Modelsim 、Synplify仿真。
技术资料 FPGA设计参考基础案例 共31种
包括流水灯，交通等、自动售货机、译码器，。比较器、逐级进位和超强进位加法器等等
其他 这个是带输入的加法器vhdl代码,是带有输入端和进位的.
这个是带输入的加法器vhdl代码,是带有输入端和进位的.
其他 这个是带先行进位的加法器的vhdl代码,比较复杂,仅仅供大家参考.
这个是带先行进位的加法器的vhdl代码,比较复杂,仅仅供大家参考.
其他嵌入式/单片机内容 在ISE下用verilog开发的16位进位现行加法器
在ISE下用verilog开发的16位进位现行加法器