搜索结果
找到约 15,532 项符合
超前进位加法器 的查询结果
按分类筛选
VHDL/FPGA/Verilog Vrilog HDL 八位加法器源程序
Vrilog HDL 八位加法器源程序
VHDL/FPGA/Verilog 实现十六位加法器
实现十六位加法器，是书籍上配套的应该可用
VHDL/FPGA/Verilog 这是用VHDL实现的8位加法器
这是用VHDL实现的8位加法器，对新手有点帮助。
Java书籍 8位加法器设计是经过我认真仿真与设计出来的 希望对有需要的人有帮助
8位加法器设计是经过我认真仿真与设计出来的
希望对有需要的人有帮助
技术管理 通过两个4位加法器级联实验以个八位加法器。
通过两个4位加法器级联实验以个八位加法器。
其他 实现17位加法
实现17位加法，利用一个16位超前进位加法器和一个一位全加器构成的一个有进位输入和进位输出的17加法器，并且16位加法器利用的使四位超前进位加法器构成。它在booth乘法器设计中经常用到。可以使初学者对模块的调用了解更加透彻。 ...
VHDL/FPGA/Verilog 位加法器的verilog程序与4×4 乘法器的verilog描述！！！
位加法器的verilog程序与4×4 乘法器的verilog描述！！！
学术论文 OFDM信道估计模块运算部件的FPGA设计
正交频分复用(OnIlogonaJ Frequency Division Multiplexing，OFDM)技术通过将整个信道分为多个带宽相等并行传输的子信道，通过将信息经过子信道独立传输来实现通信，子信道的正交性可以保证最大限度的利用频谱资源。OFDM系统通过循环前缀来消除符号间干扰(ISI)，通过IDFT/DFT调制解调降低了系统实现的复杂度。由于其频谱利 ...
VHDL/FPGA/Verilog 用verilog设计的FIR滤波器。滤波器需要很快的处理速度
用verilog设计的FIR滤波器。滤波器需要很快的处理速度，所以采用了wallace树算法，超前进位加法器等等
技术资料 VHDL语言100例 VHDL学习资料VHDL 编程要点VHDL编程心得体会: 100vhdl例子
VHDL语言100例 VHDL学习资料VHDL 编程要点VHDL编程心得体会:100vhdl例子VHDL 编程要注意问题.docVHDL——按键消抖.docVHDL电路简化.docVHDL编程心得体会.pdfvhd开发的官方手册.pdf第1例 带控制端口的加法器第2例 无控制端口的加法器第3例 乘法器第4例 比较器第5例 二路选择器第6例 寄存器第7例 移位寄存器第8例 综合单元库 ...