搜索结果

找到约 15,532 项符合 超前进位加法器 的查询结果

嵌入式/单片机编程 32位元2進位SIGNED乘法器32位元SIGNED乘法器

32位元2進位SIGNED乘法器32位元SIGNED乘法器
https://www.eeworm.com/dl/647/358394.html
下载: 121
查看: 1033

VHDL/FPGA/Verilog 介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进 制码转换成8421BCD 码的原理、设计思路和软件实现。

介绍了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 语言实现多位二进 制码转换成8421BCD 码的原理、设计思路和软件实现。
https://www.eeworm.com/dl/663/361838.html
下载: 79
查看: 1074

数学计算 加减乘除计算,正余弦,倒数,阶乘计算,进制转换等

加减乘除计算,正余弦,倒数,阶乘计算,进制转换等
https://www.eeworm.com/dl/641/371209.html
下载: 82
查看: 1178

书籍源码 半加器 或门 1位二进制全加器顶层设计描述

半加器 或门 1位二进制全加器顶层设计描述
https://www.eeworm.com/dl/532/372538.html
下载: 104
查看: 1133

单片机开发 四位单相的步进电机程序,经过编译和仿真.

四位单相的步进电机程序,经过编译和仿真.
https://www.eeworm.com/dl/648/373668.html
下载: 130
查看: 1084

其他 32位高性能浮点乘法器芯片设计研究.pdf

32位高性能浮点乘法器芯片设计研究.pdf
https://www.eeworm.com/dl/534/376492.html
下载: 178
查看: 1048

VHDL/FPGA/Verilog 基于eda中vhdl语言的一位全加器的设计

基于eda中vhdl语言的一位全加器的设计,详细的设计过程和实验现象,相互学习
https://www.eeworm.com/dl/663/378270.html
下载: 115
查看: 1073

VHDL/FPGA/Verilog 8位加法树乘法器,实现两个8位二进制数相乘

8位加法树乘法器,实现两个8位二进制数相乘,采用verilog hdl
https://www.eeworm.com/dl/663/380802.html
下载: 27
查看: 1376

VHDL/FPGA/Verilog 8位乘8位的流水线乘法器

8位乘8位的流水线乘法器,采用Verilog hdl编写
https://www.eeworm.com/dl/663/380805.html
下载: 77
查看: 1031

VHDL/FPGA/Verilog 十六位的除法器

十六位的除法器,采用verilog hdl
https://www.eeworm.com/dl/663/380811.html
下载: 107
查看: 1024